部
分
编
号
标
题
⻚
18.5
功
能
描
述
............................................... .................................................. .................................................643
18.5.1
时
钟
⽣
成
............................................. .................................................. ........................................ 643
18.5.1.1
外
部
低
频
时
钟
- CKIL ......................................... .......................................643
18.5.1.1.1 CKIL
同
步
到
IPG_CLK ......................................... .........................644
18.5.1.2
外
部
⾼
频
时
钟
- CKIH
和
内
部
振
荡
器
...................................... ......644
18.5.1.3 PLL
参
考
时
钟
............................................ .................................................. ................. 644
18.5.1.3.1 ARM PLL ........................................... .................................................. .......... 644
18.5.1.3.2 USB PLL ........................................... .................................................. .......... 645
18.5.1.3.3
系
统
PLL ........................................... .................................................. ........645
18.5.1.3.4
⾳
频
/
视
频
PLL ......................................... ................................................. 645
18.5.1.3.5
以
太
⽹
PLL ........................................... .................................................. ......646
18.5.1.4
相
分
数
分
频
器
(
PFD
)
......................................... .................................................. 646
18.5.1.5 CCM
内
部
时
钟
⽣
成
........................................... ..................................................
。
646
18.5.1.5.1
时
钟
切
换
器
........................................... .................................................. ...647
18.5.1.5.2 PLL
旁
路
程
序
.......................................... ........................................... 649
18.5.1.5.3 PLL
时
钟
变
化
.......................................... ................................................. 649
18.5.1.5.4
时
钟
根
发
⽣
器
.......................................... ........................................... 649
18.5.1.5.5
由
系
统
JTAG
控
制
器
(
SJC
)
控
制
的
初
始
值
..................... 651
18.5.1.5.6
分
频
器
更
改
握
⼿
.......................................... .................................... 651
18.5.1.6
禁
⽤
/
启
⽤
PLL ........................................... .................................................. ........651
18.5.1.7
时
钟
切
换
多
路
复
⽤
器
............................................ .................................................. .652
18.5.1.8
低
功
耗
时
钟
⻔
控
模
块
(
LPCG
)
....................................... .....................................653
18.5.1.9 MMDC
握
⼿
............................................. .................................................. .................. 654
18.5.2 DVFS
⽀
持
............................................. .................................................. ............................................. 655
18.5.3
功
率
模
式
............................................. .................................................. ............................................... 655
18.5.3.1
运
⾏
模
式
............................................. .................................................. .............................. 655
18.5.3.2
等
待
模
式
............................................. .................................................. ............................ 656
18.5.3.2.1
进
⼊
等
待
模
式
.......................................... .......................................... 656
18.5.3.2.2
退
出
等
待
模
式
.......................................... ............................................ 656
i.MX 6ULL
应
⽤
处
理
器
参
考
⼿
册
,
Rev
。
1,11 / 2017
恩
智
浦
半
导
体
19