首页Vivado 2018.3 烧写进开发板

Vivado 2018.3 烧写进开发板

时间: 2025-05-19 10:52:51 浏览: 8

### 使用 Vivado 2018.3 将设计烧写到 TQ15EG 开发板的教程 #### 准备工作在开始之前，需确认已安装 Vivado 2018.3 软件，并准备好目标开发板及相关硬件连接设备。TQ15EG 开发板上的 Flash 器件型号为 MT25QU256 并采用连块并联方式[^1]。 #### 设计综合与 RTL 图生成完成 Verilog 或 VHDL 编码后，在 Vivado 中通过点击 **RTL Analysis** 目录下的 **Open Elaborated Design** 按钮来生成模块的 RTL 图。此操作有助于验证设计逻辑结构是否符合预期[^3]。 #### Bit 流文件生成进入项目目录中的 `*.runs` 文件夹下寻找 `impl_1` 子文件夹，该路径存储着最终生成的 `.bit` 文件。这是用于配置 FPGA 的二进制数据文件[^2]。 #### 配置流程启动 Vivado Hardware Manager 工具，建立与目标硬件之间的通信链路。选择正确的 USB-JTAG 接口以及对应的 FPGA 设备。加载上述提到的 `.bit` 文件至内存中并通过 JTAG 进行即时编程或者进一步将其固化入外部非易失性存储器（Flash）。对于后者而言，则需要额外执行一次专门针对 Flash 的烧写过程以确保断电重启后仍能自动恢复运行状态。 ```bash # 示例命令行脚本调用方法 (仅作参考) open_hw_manager connect_hw_server current_hw_target [get_hw_targets */xilinx_tcf/usb/*] set_property PARAM.FREQUENCY 15000000 [get_hw_targets */xilinx_tcf/usb/*] refresh_hw_device [lindex [get_hw_devices] 0] create_hw_bitstream -hw_device [lindex [get_hw_devices] 0] -file ./path/to/project.runs/impl_1/top.bit program_hw_devices [lindex [get_hw_devices] 0] ``` 以上代码片段展示了如何利用 Tcl 脚本来简化整个下载和配置的过程。

阅读全文