ad9361收发异常问题分析

本文详细记录了调试AD9361接收端的过程,涉及参考时钟、模式配置、端口设定、信号质量等关键环节。遇到的难点包括LVDS电平配置、终端电阻、多片同步及信号质量检查,最终成功实现稳定接收。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

最近在调试ad9361,发送都调试好了,但是接收一直没调试好,折腾了一个多月才搞定接收。根据官方提供的api代码,需要修改的有:
1.修改reference_clk_rate参考时钟;
2.修改xo_disable_use_ext_refclk_enable参数确定是使用晶振还是外供时钟;
3.修改two_rx_two_tx_mode_enable,确定采用2r2t还是1r1t;以及配置使用fdd还是tdd模式
4.rf收发端口使用的端口号;
5.发送的衰减空置;
6.接收的增益模式(手动或者自动);
7.基带时钟配置;
8.射频本振配置;
9.收发的数据延时配置(建议可通过串口调试助手配置,方便调试出合适的参数);不通的基带时钟延时参数可能不一致,经过测试基带时钟在2r2t模式下跑60m没有问题;
10.数字滤波器可不用配置,配置好模拟滤波器的带宽即可;
11.最最重要的,差分管脚要配置为lvds电平或者lvds25电平,并对接收差分信号设置好100欧的终端电阻,否则接收会异常(这个问题排查了好久);
12.关于多片同步,1r1t和2r2t模式均可进行片间同步,需要配置mcs bbpll和mcs digital同步,每次先配置寄存器,再发送sync_en信号,需要注意的是多片ad9361均要在同一时刻拉高sync_en,发送基带数据由ad9361的参考时钟生成(不要用它自带的时钟生成,这样会出现多次测试会出现偶尔不同步的情况),最后需要收据收发配置为pin模式,多片9361在同一时刻拉高enable脚,启动数据发送。
13.关于信号质量,通过调试输出的信号基本符合手册上的描述。如果信号质量较差,就需要排查一下参考时钟的信号质量。

评论 16
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

有钱挣的地方就是江湖之FPGA行者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值