数字芯片设计中建立时间与保持时间的深度解析
一、基本概念与定义
1.1 建立时间(Setup Time)
定义:在时钟有效边沿(上升沿/下降沿)到达之前,数据信号必须保持稳定的最短时间。
数学表达式:Tsetup = Tclk - Tdata_delay - Tskew
1.2 保持时间(Hold Time)
定义:在时钟有效边沿到达之后,数据信号必须保持稳定的最短时间。
数学表达式:Thold = Tdata_hold - Tskew
二、核心区别对比
特性 | 建立时间 | 保持时间 |
---|---|---|
时间窗口方向 | 时钟边沿前 | 时钟边沿后 |
违反修复方式 | 降低时钟频率/缩短数据路径 | 增加组合逻辑延迟 |
工艺相关性 | 与PVT变化正相关 | 与PVT变化负相关 |
关键影响因素 | 组合逻辑延迟/时钟偏移 | 寄存器内部延迟/时钟偏移 |
典型违反场景 | 高频操作时 | 低电压/高温环境下 |