基于 RISC-V SoC 的 1024 点 FFT 设计（10-02-02）RISC-V 的起源及其发展历程

芯片原厂必学课程 - 第十篇章 - 基于 RISC-V SoC 的 1024 点 FFT 设计

10-02-02 RISC-V 的起源及其发展历程

© 新芯设计：专注，积累，探索，挑战

引言

  本章《RISC-V 指令集及其经典的硬件架构》简要概述了 RISC-V 的指令集架构及其经典的 RISC-V CPU 的硬件架构。首先，简单地介绍了 RISC-V 的起源及其发展历程，以及 RISC-V 指令集架构的详细内容及其基本特点。接着，给出了较为经典的 RISC-V 内核的硬件架构及其设计特性。最后，对 RISC-V 指令集架构与 RISC-V 硬件架构设计进行了相关的总结。

  NOTES：本文来自《芯片原厂必学课程 - 第十篇章 - 基于 RISC-V SoC 的 1024 点 FFT 设计》技术专栏

🌏 一、RISC-V 的起源及其发展历程

  2010 年，伯克利大学（University of California, Berkeley，UCB）的 Krste Asanovic 教授领导的一支科研队伍，启动了一个有关 CPU 设计的新项目。在面对现存的复杂且冗余的指令集及其附带的昂贵的架构专利费和架构授权费的时候，毅然决然地抛弃了现有的指令集，自行研发了一种崭新的、简洁且灵活的、开源免费的指令集架构。经过若干次的迭代更新之后，RISC-V 就此诞生，成为了计算机体系架构改革的新起点。

  2011 年，RISC-V 芯片实现了首次流片。自此之后，基于 RISC-V 指令集架构的 CPU 的设计、SoC 的集成、软件的平台以及开发的领域便不断地涌现了出来。RISC-V 如此迅猛的发展引起了 CPU 业界的极大的轰动。由于 RISC-V 指令集架构本身所具备的低成本、高能效、全开源等优质的特性，部分的专业人士甚至认为 RISC-V 是 CPU 领域中的 Linux 系统，有望在未来的 CPU 领域中，与 Intel、ARM 三分天下。

  2015 年，RISC-V 基金会与 SiFive 公司都正式成立。SiFive 旨在引领 RISC-V 设计的革命，创建可由客户自定义的 RISC-V IP 核，致力于促进芯片领域的更深层次的合作与发展。SiFive 与 RISC-V 基金会共同构造了全球良好的 RISC-V 生态环境。

  2018 年，中国审时度势，抓住了 RISC-V 的发展机遇，成立了中国开放指令生态 RISC-V 联盟。该联盟旨在构建开源免费的 RISC-V 内核及其 SoC 芯片的设计方案与实现流程，创造中国开源芯片的时代。同年，芯来科技成立，法定代表人胡振波是蜂鸟 E203 系列的主要开发者。蜂鸟 E203 系列被公认为是国内最好的开源 RISC-V 处理器核，胡振波也基于蜂鸟 E203 系列出版了两本关于 RISC-V 处理器核及其 SoC 开发的经典的书。芯来科技在现如今的 AIoT 时代中，审时度势，针对不同的 CPU 特性，推出了基于 N、NX 和 UX 等一些不同系列的 RISC-V 处理器 IP。芯来科技为各类不同领域不同场景的 CPU 设计提供了解决方案，完成了兆易创新、晶晨半导体、台湾晶心科技等企业的 RISC-V 内核在量产芯片的导入，极大地推动了国内 RISC-V 生态的发展。

  2020 年，RISC-V 芯片的年出货量已经达到了十亿量级。全球涌现出了大批量致力于推动 RISC-V 发展与服务的公司，包括了 SiFive、Microsemi、Codasip、Andes、芯来科技、赛昉科技、中科蓝讯、兆易创新、晶心科技、乐鑫科技、平头哥等等。同时，RISC-V 基金会的成员也已经覆盖了来自全世界 300 多家的企业与机构，包括了 Google、英伟达、微软、三星、华为、阿里等等，形成了 RISC-V 的生态圈。

  可见，短短 10 年的时间，RISC-V 就已经在国内外扎下了一定的根基。在各类的 CPU 领域中占据了一定比例的市场份额。其中，不管是基于开源的，或是基于商业的，或是基于最初的低功耗嵌入式领域，或是基于如今的高性能计算领域，RISC-V 处理器都始终在不停地演变与发展。伴随 AIoT 浪潮的到来，相信在不久的将来，RISC-V 会在更多的领域中证明自己是最优秀的指令集架构。