IC 验证篇（09-02）UVM 验证方案和测试分解

最新推荐文章于 2024-09-08 21:43:49 发布

新芯设计

最新推荐文章于 2024-09-08 21:43:49 发布

阅读量2k

点赞数 26

文章标签： IC FPGA SoC Verilog 芯片验证硬件开发硬件工程

原创文章，版权保护，未经允许，禁止抄袭，如有疑问，欢迎咨询。

本文链接：https://blog.csdn.net/MicroTalent12/article/details/136077395

版权

第九篇章、IC 验证篇专栏收录该内容

4 篇文章

订阅专栏

本文介绍了芯片原厂学习课程中的第九篇章——IC验证篇，详细阐述了UVM验证方案的制定，包括文档流程、输入文档、验证需求、测试点分解以及验证环境的划分和流程。此外，还涵盖了UVM测试分解的前仿验证流程、测试点定义和分类，旨在确保验证的完备性、准确性和操作性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

芯片原厂必学课程 - 第九篇章 - IC 验证篇

09-02 UVM 验证方案和测试分解

新芯设计：专注，积累，探索，挑战

引言

NOTES：本文来自《芯片原厂必学课程 - 第九篇章 - IC 验证篇》技术专栏

🌏 一、UVM 验证方案

✅ 1. 验证方案的内容

✉ 文档流程，严格遵守：输出验证方案之前，首先要求熟悉 SPEC 内容，这里的时间占比要充分

✉ 输入文档，验证依据：列出所有的参考文件和版本号码，同时要求保持时刻刷新的准备

✉ 验证的需求：从设计的角度出发，要求全部覆盖的、容易出错的、重要功能的

✉ 测试点分解：从验证的角度出发，要求覆盖整个 SPEC 的、不小于验证需求的、特殊场景之下的

✉ 验证的环境：激励 Transaction，激励组件 Driver，监控组件 Monitor，参考模型 Reference，记分板 Scoreboard，逻辑探针 Inner Signal 等等的架构描述

✅ 2. 验证环境的划分

✉ UT 模块测试：取出单个模块，创造周围环境，包括输入激励和记录输出，具有快速运行，完备验证的优点（模块分割验证）

✉ IT 集成测试：在整个系统中验证子模块，输入激励是从 CPU 到模块的顶层，记录输出是在芯片的管脚上

✉ ST 系统测试：同上，IT 是虚假的 CPU/DMA（直接通过总线输入激励），ST 是真实的 CPU/DMA（写 C 测试程序）

09-02-01 经典的 ST 系统测试验证方案

✅ 3. 验证环境的流程

✉ 步骤一：由验证需求和模块接口确定环境使用的部件以及模型

✉ 步骤二：由外挂部件来构造环境内部结构，确定数据对比方式，主要是通过数据的 B2B，即 from Bit to Bit is all matching

# PYTHON 语言实现的文件对比操作
import operator
import numpy as np

N = 10000

riscv_core_verilog = []
riscv_core_cmodels = []

#import v & c data.
with open("./riscv_core_v.txt", "r") as aaa_: #import verilog data.
    aaa__ = [line.strip() for line in aaa_]   #delete unnecessary space.

with open("./riscv_core_c.txt", "r") as bbb_: #import c model data.
    bbb__ = [line.strip() for line in bbb_]   #delete unnecessary space.

#looking for the num of data comparision, and store in list.
for i in range(0, N):
    riscv_core_verilog.append(aaa__[i])
    riscv_core_cmodels.append(bbb__[i])

#mem compare results.
print('\n\n', "1. The Total Number of Comparision is: ")
print("***********************************************")
print("**********", len(riscv_core_verilog), "*********")
print("***********************************************")

print('\n', "2. The " "FFT" " Comparision Result is: ")
if(operator.eq(riscv_core_verilog, riscv_core_cmodels)\
and (len(riscv_core_verilog) == len(riscv_core_cmodels))):
    print("*******************************************")
    print("************* MEM COMPARE PASS ************")
    print("*******************************************")
else:
    print("*******************************************")
    print("************* MEM COMPARE FAIL ************")
    print("*******************************************")

✉ 步骤三：循序渐进把部件挂上接口，确定无误之后再挂下一个

✉ 步骤四：按照测试点编写用例测试