Serdes系列总结——Xilinx serdes IP使用（一）——3G serdes

本文档详述了在Xilinx Zynq 7035 FPGA上配置和使用3.072G速率、20bit I/O的3G Serdes IP过程。内容涵盖IP核设置、时钟和管脚配置，以及从仿真到上板调试的步骤。在IP核详细设置中，涉及GT Selection、Line Rate、Encoding和Clocking等选项。在IP example设计中，介绍了如何修改数据接口和避坑技巧，包括对gtwizard_0_GT_USRCLK_SOURCE.v文件的修改。最终，提供了一个经过修改的工程示例，可用于上板调试，并展示了成功的仿真结果。