RFSoC全面解析（四）——ADC+预处理的功能

最新推荐文章于 2025-04-01 22:17:19 发布

lightninghenry

最新推荐文章于 2025-04-01 22:17:19 发布

阅读量4.8k

点赞数 6

分类专栏： XILINX RFSoC 全面解析文章标签： SoC 射频预处理 IP FPGA

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/lightninghenry/article/details/109159735

版权

XILINX RFSoC 全面解析专栏收录该内容

9 篇文章 ¥79.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了RFSoC芯片中的RF ADC Tile，包括其模拟电路和数字链路（预处理模块）的功能。模拟电路部分涉及输入信号规格，而数字链路则重点讨论了阈值检测、补偿、混频和滤波抽取等预处理功能，为后续的IP核配置和使用奠定了基础。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

本期介绍下芯片内部射频ADC及其预处理硬核，这两个部分统一在RF-ADC Tile中（下文以Tile代替RF ADC+预处理模块）。

目录

2 射频模拟电路

3 数字链路（预处理模块）

3.1 阈值检测功能

3.2 补偿功能

3.3 混频功能

3.4 滤波抽取功能

1 Tile概述

RFSoC芯片的总体功能结构如下图所示，DAC前面有上变频模块，ADC后面有下变频模块。

在vivado中设计的时候，Tile的配置是在一个IP核中完成的，即下图中的Zynq Ultrascale+ RF Data Converter。

下面这张图是IP核的overview：

这些路ADC和DAC是可以单独使能开

了解本专栏

超级会员免费看

评论 6

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

lightninghenry 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。