2020年大疆芯片开发笔试（一）【FPGA资源】【存储器问题】【Source clock latency 约束】

（2020年大疆芯片开发）下列说法正确的是（）

A、乘法器在 FPGA 上必须使用 DSP 资源

B、基于 SRAM 的 FPGA 器件，每次上电之后必须重新进行配置

C、FPGA 的 ChipScope 设置同样的采样深度，如果想一次观测更长时间的信号波形，可以将采样时钟换成更高频率的时钟

D、Source clock latency 也属于 FPGA IO 接口约束

答案：B

解析：

A. 基础资源

A. LUT 和 DSP

乘法器可以通过 LUT 实现，特别是位宽较少的时候，默认使用 LUT 查找表实现（Look Up Table），位宽较大的时候才会综合成 DSP资源（作者在 Vivado 上已经做了验证）；

Xilinx 7 系列的 FPGA 的基础资源：

（1）LUT：Look Up Table，查找表，用于组合逻辑；

（2）Flip-Flop：触发器，可配置成 reg 寄存器，也可用作 Latch 锁存器；

（3）Carry Chain：进位链，实现加、减法；

（4）MUX：选择器；

（5）BRAM：Block RAM，块 RAM 存储；

（6）DSP：大位宽快速乘法，乘累加等；

参考：

Xilinx 7 系列 FPGA 底层资源-- 内部结构之CLB（LUT查找表、Flip-Flop、进位链、MUX）

B. 存储器相关问题

B. Xilinx 和 Altera