3.晶体三极管和场效应管

晶体三极管

三极管是电流控制型器件，三极管的导通，需要在其b极提供电流，才能使ce导通，流过ce之间的电流与b极电流的关系是Ib*β=Ice，这个β称为三极管的放大倍数，从规格书获取，典型值是100，同一个芯片不同Ib的β也是不同的。

理解三极管截止、放大和饱和状态

以NPN为例，晶体三极管的结构，这是很多人不想看的，但是确实是非常重要的！不看结构是理解不了工作原理的！（这样记忆：N是negative，负，代表多子为电子；P是positive，正，代表多子为空穴）

注意观察三极管的结构，有助于理解工作时的状态。

两张图结合起来看，略作解释：

• 1、图中空心为空穴带正电，实心为电子带负电，有人说空穴怎么会运动？那是由于电子运动与空穴复合，宏观上看就是空穴在运动，这样便于理解。
• 2、发射极工艺特点是浓度高，所以当发射结正偏时，会发射大量的电子，所以叫发射极。
• 3、基极P区多子浓度为空穴，浓度低，很薄，当发射结电子过来时，在此处与基极产生很少的复合作用，产生了基极电流IB，大部分电子受电场力会漂移运动跑到集电极。
• 4、集电极面积很大，有助于收集发射极发射的电子，所以叫集电极，目的是收集电子，收集大量电子产生了大电流，形成了对基极电流的放大作用。

以下这句话很重要！
扩散运动形成发射极电流IE，复合运动形成基极电流IB,漂移运动形成集电极电流IC,IE=IC+IB

有了上面对三极管构造的理解，下面就很好理解了！

这是一个常见的共射极接法，以此图为例，首先看VCC，这是一个不变的电压，而VBB是输入电压，可变。明确工作区的意义是函数IC对于自变量IB的截止，放大和饱和。从时间上不断增加VBB的值来理解这个过程：

• 1、当VBB<Uon时，发射结不通，集电结反偏，IB肯定为0，IC也为0，此时截止。
• 2、当VBB逐渐增加，VBB>Uon且VBB>=UBE，此时发射结正偏，集电结反偏。微观上看，发射结导通，产生大量电子的扩散运动，基区复合一小部分，大部分电子受电场力作用（集电结反偏）被集电结收集，形成IB的β倍大电流（发射极浓度高，集电结面积大，所以工艺决定了），即产生了电流放大作用。此时三极管工作在放大状态，因为集电极收集电子的能力很富余，IB增加，多的电子都能收集起来，导致IC是IB的β倍。
• 3、当VBB继续增加到一定程度时，由于VCC不变，IC增加，RC上的电压增加，UCE自然会减小，UCE<UBE时，集电结正偏，集电极收集电子的能力会下降（有人这里很疑惑，明明正偏了，为啥还能收集电子，电场力的作用不是相反的吗，这里老师没有解释，但是可以确定的是，UCE>0，这样看，电子还是会从发射极向集电极运动，另外，运动主要是扩散运动和漂移运动，漂移运动被抑制，但是发射极过来的电子浓度高，扩散运动还是会继续的）。此处老师总结饱和状态为“发射有余而收集不足”，发射极产生了很多电子，但是集电极没有能力全部收集起来（具体电子去哪里了？我理解为处于游离状态），IB继续正常增加时，IC无法按β倍增加，看起来IC达到了“饱和”，即无法继续增加。

还可以参考下图进行补充：

这是一个典型的共射极接法简化图。

• 1、当UI比较小时，没有达到开启电压，则IC=0，RC不分压，UO=VCC.
• 2、当UI继续增加，达到开启电压，IB均匀增加，IC=β*IB也会均匀增加，RC上的分压会均匀增加，UO=VCC-URC,UO就会均匀减小。
• 3、当UI不断增加，IB不断增加，IC也增加，RC的分压也增加，导致UC减小以至于趋近于0，集电极收集电子的能力不足，三极管达到饱和状态。

在模拟电路，尽量让电路工作在上图中的放大区，线性区域。

输入输出特性

• 1、当UCE=0时，相当于集电极和发射极直接相连（相当于两个PN结并联），所以iB的输入特性就是PN结的伏安特性。
• 2、当UCE增大，相当于集电极C的收集电子能力增强，即IC增大，又因为IE不变（前文所述，IE是由于多子浓度高的扩散而形成），IE=IC+IB,故IB减小。所以在UBE相同的情况下，UCE大，则IB小，图中体现为曲线向右移。
• 3、当UCE增大到一定程度时，其已经能收集绝大部分电子了，再增加UCE，并不会大幅增加收集电子的数量，所以IC基本不增加，IB也不减小，曲线不右移。所以对于小功率管，测试一条UCE大于1V的输入特性曲线作为代表即可。

• 1、当控制IB不变，得到一条曲线，多个IB就有多条曲线
• 2、选一个IB来看，当UCE增加，则代表集电极收集电子的能力增强，IC肯定要增大，图中是饱和区，很多人这里不理解，为什么先饱和，后面才是放大区呢？这张图不是一个时间顺序的图，不要用时间顺序去理解。如果偏要从时间上来看，增加输入电压UBE时，输出电压UCE从大到小才是正常的时间顺序，所以图中应该反着看横轴，就能看出，先是放大区，再经历饱和区。

饱和失真和截止失真

UCE就是输出电压UO,UCE的变化在静态工作点UCEQ上下变化（当IB动态变化时）.

饱和失真时，是由于IB增加，RC分压增加而UCE减小，根据输出特性，UCE小，“发射有余而收集不足”，所以进入了饱和失真，体现出底部失真，IB增加，而UCE小不下去，已经接近0了。

截止失真时，IB减小，RC分压减小而UCE增加，如果IB接近0，发射结不导通，IC也接近0，那UCE接近了VCC,此时发生了截止失真。

场效应管

场效应管主要分为两大类：‌‌结型场效应管（‌JFET）和‌金属-氧化物半导体场效应管（‌MOS-FET）。‌

结型场效应管（JFET）有两个PN结，通过控制栅极电压来改变沟道中的电流。它分为‌耗尽型和‌增强型；金属-氧化物半导体场效应管（MOS-FET）包括P沟道和N沟道类型，进一步分为增强型和耗尽型。其中，绝缘栅型场效应管包括‌PMOS、‌NMOS和‌VMOS功率场效应管等。

开启电压Ugs(th)与夹断电压Ugs(off)

‌MOS管的UGS(off)和UGS(th)的主要区别在于它们在电路中的作用和定义不同。‌

UGS(off)（夹断电压）是耗尽型FET的参数，当UGS等于UGS(off)时，漏极电流为零。这意味着当栅源电压达到夹断电压时，漏极和源极之间的导电沟道被完全夹断，电流无法流通‌12。

UGS(th)（开启电压）是增强型MOS管的参数，当栅源电压小于开启电压的绝对值时，场效应管不能导通。开启电压是MOS管开始导通所需的最低栅源电压‌

MOS管特征曲线

下面以某65N041器件为例，通过分析其曲线，来分析MOS管的工作特性

输出特性曲线(VDS-ID曲线)

上图可被分为四部分：

• 1、夹断区(截止区)
  此区域内，VGS未达到VGS(th)，MOS管不导通，即ID基本为零；
• 2、可变电阻区
  此区域内，ID-VDS基本维持线性比例关系，斜率即为MOSFET的导通电子Rds(on)。
• 3、饱和区
  此区域内，ID不再随着VDS的增大而增大。说明ID已经饱和了。
• 4、击穿区
  此区域内，因VDS过大，MOSFET被击穿损坏。

‌在转移特性曲线中区分MOS管的夹断区、恒流区和可变电阻区的方法如下‌：


当MOSFET工作在开关状态时，随着VGS的通/断，MOSFET是在截止区和可变电阻区来回切换的，在切换过程中可能会经过饱和区。

当MOSFET工作于饱和区时，可以用来通过控制VGS的电压来控制电流ID，将MOSFET用于实现上电软起动电路。

转移特性曲线(VGS-ID曲线)

转移特性曲线(VGS-ID曲线)说明的是栅极电压VGS对ID的控制作用。从上图曲线可得到：

• 1、测试条件：VDS=20V；
• 2、VGS的开启电压VGS(th)，约5V，且随着温度的升高而降低；
• 3、VGS需要达到10V以上，才能完全导通，达到其最大标称ID；
• 4、VGS越大，ID才能越大，温度越高，ID越小；

N沟道增强型MOSFET工作过程图解

当栅-源之间不加电压时即VGS=0时，源漏之间是一个PN结。VDS为正时，PN结反偏，所以不存在导电沟道。

当UDS=0且UGS>0时，由于绝缘SiO2的存在，栅极电流为零。但是栅极金属层将聚集正电荷．它们排斥P型衬底靠近 SiO2一侧的空穴，使之剩下不能移动的负离子区，形成耗尽层，如图6所示

当UGS增大时，一方面耗尽层增宽，另一方面将衬底的自由电子吸引到耗尽层与绝缘层之间，形成一个N型薄层，称为反型层(即由原来的P型变成了N型)，如图7所示。这个反型层就构成了漏-源之间的导电沟道。

使沟道刚刚形成的栅-源电压称为开启电压UGS(th)或VT。UGS电压越大，形成的反层型越厚，导电沟道电阻越小。

当VGS>VT且VDS较小时，基本MOS结构的示意图如图8-1所示。图中反型沟道层的厚度左右一致。相应的ID-VDS特性曲线如图8-1所示。两者为固定线性关系。

当VGS>VT且VDS增大时，由于漏极电压增大，栅极靠近漏极的相对电压VGD就小，因此沟道受其影响宽窄不同。如下图所示。

要注意的是，这时栅极电压绝对值并没有降低，靠近漏极沟道变窄的原因，是栅极的影响力部分被漏极抵消了。一部分本来可以被栅极吸引形成沟道的电子，就被漏极正电压拉过去了。

当VGS>VT且VDS电压继续升高，如果超过VGS-VT，造成沟道右边不满足开通条件而“夹断”。之所以出现夹断点，是因为在这个点，栅极对电子的吸引力被漏极取代。这时候MOS管进入“饱和区”，电流很难继续随电压增大。


当VGS>VT且VDS>VDS(sat)时，如果VDS继续增大，VGD<Vt的预加断点不断左移，夹断区随之延长，如图所示，而且VDS的增大部分几乎全部用于克服夹断区对漏极电流的阻力，漏电流ID为一常数，这种情形在ID-VDS对应于饱和区(恒流区)，如图8-4所示。

既然这时候沟道夹断了，不是应该截止了吗？为什么还会继续有电流？原因如下：

当MOS管的漏极电压增加到一定程度时，漏端预夹断。在预夹断区域，虽然导电沟道被夹断，但形成了耗尽层，这个耗尽层内部有很强的电场。在这个高电场的作用下，源端的自由电子会被扫到漏端，形成漏极电流‌。此外，夹断区域并不是完全阻断电流，而是形成了一个高阻区域，这个高阻区域对电流有一定的阻碍作用，但并不是完全阻断。因此，尽管沟道被夹断，电流仍然可以通过这个高阻区域流过‌。

MOS管的工作原理和夹断效应的详细解释：

• 夹断效应‌：当漏极电压增加到一定程度时，漏端预夹断。此时，漏端的一个小区域被夹断，形成一个高阻区域。这个高阻区域对电流有一定的阻碍作用，但并不是完全阻断‌。
• 耗尽层和空间电场‌：在夹断区域，耗尽层内部有很强的电场。这个电场会将源端的自由电子扫到漏端，形成漏极电流‌。
• 自由电子漂移‌：尽管沟道被夹断，但源端的自由电子仍然可以在电场的作用下漂移到漏端，形成电流‌。

虽然理论上沟道已经“夹断”，但这个夹断点很薄弱。为什么说它薄弱？因为夹断点后面支撑它的不是原来P型区域，而是电压升高更吸引电子的漏极及其空间电荷区。因此电子冲入空间电荷区，就相当于几乎没有阻挡的“准自由电子”快速被漏极收集。如下图所示。

可以想象，随着靠近漏极的沟道越来越细，很多高速的电子冲过来，一部分挤过夹断点进入空间电荷区，然后被漏极正电场高速收集（形成示意图中紫色电流）。漏极电压越高，夹断点越后退，造成电子越难穿越，因此饱和区电流不再随电压增大而线性增大，毕竟不是所有电子都能冲过夹断点。

当然，如果漏极的电压继续上升，它的空间电荷区持续扩张达到源极，那么源极的电子就会不受沟道和栅压的控制，直接经过空间电荷区高速到达漏极，这就是源漏直接穿通了，这时MOS管的开关功能也就作废了。

三个极判断

G极，不用说比较好认
S极，不论是P沟道还是N沟道，两根线相交的就是
D极，不论是P沟道还是N沟道，是单独引线的那边

N/P型判断

寄生二极管判断

不论N沟道还是P沟道MOS管，中间衬底箭头方向和寄生二极管的箭头方向总是一致的：要么都由S指向D，要么都由D指向S。

导通条件

N沟道：UG>US时导通。（简单认为）UG=US时截止。
P沟道：UG<US时导通。（简单认为）UG=US时截止。

UG比US大（或小）多少伏时MOS管会饱和导通,这要看具体的MOS管，不同MOS管需要的压差不同。

MOS管常见用途（NMOS为例PMOS相反）

1.信号切换用MOS管：UG比US大3V—5V即可，实际上只要导通即可，不必须饱和导通。比如常见的：2N7002，2N7002E，2N7002K，2N7002D，FDV301N。

2.电压通断用MOS管：
‌MOS管用作开关时主要工作在可变电阻区和截止区‌。在可变电阻区，当栅源电压高于预值电压且漏极电流较小时，沟道没有被夹断，MOS管工作在线性区，类似于一个电阻。在截止状态下，沟道没有形成，漏极和源极之间几乎没有电流流动，MOS管相当于一个关闭状态‌

UG比US应大于10V以上，而且开通时必须工作在饱和导通状态。常见的有：AOL1448，AOL1428A，AON7406，AON7702，MDV1660，
AON6428L，AON6718L，AO4496，AO4712，AO6402A，AO3404，SI3456DDV，MDS1660URH，MDS2662URH，RJK0392DPA，RJK03B9DP。

注意事项：
如果MOS管用作开关时，（不论N沟道还是P沟道），一定是寄生二极管的负极接输入边，正极接输出端或接地。否则就无法实现开关功能了。所以，N沟道一定是D极接输入，S极接输出或地。P沟道则相反，一定是S极接输入，D极接输出。

如下图所示 由于寄生二极管直接导通，因此S极电压可以无条件到D极，MOS管就失去了开关的作用。

MOS管的关键参数

额定电压（Vds）

额定电压是MOS管能够承受的最大电压。选择适当的额定电压能够确保MOS管在正常工作范围内，避免过电压造成的损坏

与之相对应的还有一个值：VDSS (有的厂家写V(BR)DSS或BVDSS)，漏-源击穿电压（也叫雪崩击穿电压）：

这个参数是有条件的，这个最小值30V是在Ta=25℃的值，也就是只有在Ta=25℃时，MOSFET上电压不超过30V才算是工作在安全状态。 （Ta：环境温度）

VDS和VDSS看似二者相等，但还是有着区别的：

• VDS：指漏极与源极之间的瞬时电压，属于动态电压，可以随着电路的工作状态而变化。
• VDSS：是一个静态额定值，表示在MOSFET关断（非导通）状态时，漏极和源极之间能够安全承受的最大电压。

同时VDSS有着正温度系数特性， 也就是说温度升高时VDSS的值可能增加；但是，如果电源用在寒冷的地方，环境温度低到-40℃甚至更低的话，它的耐压值反而会减小。所以在MOSFET使用中，我们都会保留一定的VDS的电压裕量。

VDSS和漏-源导通电阻Rds(on)之间存在正相关的关系，因此在增加 VDSS 的余量也会增加Rds(on)。

阈值电压（VGS(th)）

VGS(th)又被称之为门阈电压 或 开启电压，指MOS管导通所需的门源电压，是MOS管在导通和截止状态之间的临界电压。

NMOS导通条件：
当栅极(G极)输入电压 > 阈值电压时，MOS管进入导通状态。
当栅极(G极)输入电压 < 阈值电压时，MOS管进入截止状态。

上图为NMOS的导通电压，PMOS则为负压（导通条件与NMOS相反）。一般栅极（G极）输入电压在4~10V左右可以使MOS管完全导通；

此外，还需要注意绝对最大额定参数：

VGS绝对最大值，这代表了 栅极(G极) 与 源极(S极) 之间所能施加的最大电压值。
电路中MOS管的开启电压取多少最为合适

最大电流（Id）

最大电流是MOS管能够承受的最大电流值。在选型时，需要根据实际应用中电流的最大值来选择合适的MOS管，以确保其能够稳定工作并不易受到过载的影响。 如果流过的电流超过该值，会引起MOS管击穿的风险。

另外最大持续电流下方的IDM参数表示的是漏源之间可承受的单次脉冲电流强度，如果超过该值，会引起击穿的风险。此参数会随 结温Tj 的上升而有所减额。

一般降额50%以上使用，避免工作温度过高。（举例：电路需流过最大3A的电流，则选择Id为6A的mos管）。

跨导（gm）

有的厂家在数据手册中写gfs，有的是写gm，但本质相同，只是在某些数据表或文献中使用不同的命名，统称都是跨导。

在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导。跨导系数如下：

它们的单位通常是西门子（S），或者更常见的毫西门子（mS）。gm定义为在静态工作点上，漏极电流随栅源电压变化的斜率，即：

• gm反映了栅源电压对漏极电流的控制能力；是输出端电流的变量受输入端电压变化的比值。
• gm如同三极管的β，是衡量MOS管的放大能力标识之一。
• 一般在 十分之几 至 几mA/V的范围内；
• 小功率管gm可以做大，大功率管gm一般都很小；
• 跨导的大小反映了MOSFET作为电压控制电流源的效率，大的跨导意味着MOSFET对栅极电压的变化更加敏感，从而能够更有效地控制漏极电流。
• gm过小会导致MOSFET关断速度降低，关断能力减弱；过大会导致关断过快，EMI特性差，同时伴随关断时漏源会产生更大的关断电压尖峰。
• 在电路设计中，高的gm值通常有利于提高增益和线性度。

开关速度（Switching Speed）

开关速度是指MOS管从导通到截止（或截止到导通）所需的时间。规格书中通常需要查看以下几个关键参数：

• Qg：总输入电荷（Total Gate Charge），它表示为给定的控制电压下，从MOSFET的源极和漏极之间传输到栅极的总电荷量。Qg 的大小直接影响MOSFET的响应速度，因为更大的Qg意味着更多的电荷需要被注入或移除，从而导致更长的开关时间。一般来说，Qg 越小，MOSFET 的开关速度越快。
• Qgs：栅-源电荷（Gate-Source Charge），Qgs是栅极和源极之间的电容在栅极电压从0V上升到特定驱动电压时累积的电荷量。这部分电荷主要用于克服MOSFET内部的栅源电容，帮助建立起控制沟道的电场。
• Qgd：栅-漏电荷（Gate-Drain Charge），表示在栅极和漏极之间的电荷量。Qgd 也是影响MOSFET开关速度的重要因素，特别是在MOSFET从导通到截止时，Qgd 的快速移除对于减少开关时间至关重要。
• td(on)：导通延迟时间（Turn-On Delay Time ），这是指从控制端信号变化到MOSFET开始导通的时间。这个时间越短，开关速度越快。
• td(off)：截止延迟时间（Turn-Off Delay Time ），这是指从控制端信号变化到MOSFET完全截止的时间。截止延迟时间越短，开关速度越快。
• tr：上升时间（Rise Time），这是指从MOSFET开始导通到达到特定电压百分比（例如从10%上升到90%）所需的时间。通常用 tr 表示。
• tf：下降时间（Fall Time），这是指从MOSFET开始截止到电压下降到特定电压百分比所需的时间。通常用 tf 表示。

为了最小化切换时间，设计时需要关注以下几个方面：

• 选择低输入电容（Ciss）的MOSFET，因为栅极电容的充电和放电时间直接影响切换时间。
• 提供足够的驱动电流，以便快速给栅极电容充电和放电。
• 优化电路设计，减少寄生电感和电阻，这些都会增加切换时间。
• 考虑温度对MOSFET特性的影响，高温可能会增加切换时间。

这些参数共同构成了MOSFET的总切换时间。并且在高速开关应用中，缩短切换时间是非常重要的，因为它直接影响到开关损耗和效率。MOSFET的切换时间越短，其在开关过程中消耗的能量就越少，从而可以实现更高的开关频率和效率。

导通电阻（Rds(on)）

导通电阻Rds(on)是指当MOS管处于完全导通状态时，从漏极（D）到源极（S）之间的电阻。导通电阻越小则MOS管的导通能力越强，能够更好地满足高功率负载需求。

相反的，导通电阻大则会相应造成大的MOS导通损耗（热损耗）。因此，在选型时应尽量选择导通电阻较小的MOS管。（注：相同型号管子并联也可降低导通电阻）。

由导通电阻引起的导通损耗计算公式如下：
1、MOS管处于一直导通状态的

Pon​ 是导通状态下的功率损耗；Ids是流经MOS管的漏极至源极的电流；Rds(on)是MOS管的导通电阻。

举例：MOS管DS极流过电流为5A，导通电阻Rds(on)为32mΩ，计算：导通电阻R=32mΩ=0.032Ω

MOS管0.8W损耗是多热

2、MOS管周期性地在导通和截止之间切换的
在开关电源等应用中，MOS管不是一直保持在导通状态，而是周期性地在导通和截止之间切换。实际的导通损耗需要考虑到MOS管在一个开关周期内导通状态所占的比例，即占空比（Duty Cycle），那么导通损耗的计算公式变为：

或者简化为：

D是占空比（导通时间与整个开关周期时间的比值）；fsw 是开关频率；Ton 是导通时间。

3、流过MOS管电流波形不是纯直流而是脉冲或交流时
在某些情况下，特别是当电流波形不是纯直流而是脉冲或交流时，可能需要使用电流的有效值而不是平均值来更准确地计算损耗。损耗计算公式变为：

其中Ids(rms) 是电流的有效值。如电流为交流正弦10A，那么电流有效值则为10A/1.414=7.07A；

温度特性（Temperature Coefficient）

温度特性描述了MOSFET的性能会随着温度的变化而变化。在选型时，需要考虑MOS管在实际应用中的工作温度范围，并选择具有良好温度特性的MOS管，以确保其在不同温度下的稳定性。温度特性变化这主要体现在以下几个方面：
1. 阈值电压(Vth)变化：
对于n沟道MOSFET，阈值电压通常随温度升高而略微增加。对于p沟道MOSFET，阈值电压随温度升高而降低。
2. 饱和电流(Idsat)：
饱和电流在一定范围内随温度的升高而增加。这是因为载流子的迁移率虽然会下降，但载流子浓度的增加可以补偿这一影响。
3. 导通电阻(Rds(on))：
Rds(on)会随温度的升高而增加。这是由于温度升高导致半导体材料的电阻率增加。
4. 栅极至源极电容(Cgs)：
温度对Cgs的影响较小，但在非常高的温度下，Cgs可能会略有增加。
5.栅极至漏极电容(Cgd)：
Cgd受温度的影响也不大，但在高温条件下可能略有增加。
6. 热稳定性：
MOSFET在高温下可能会经历退化，尤其是当器件长时间工作在接近最大结温时。这可能导致性能下降或寿命缩短。
7. 热阻：
器件的热阻决定了其散热效率。低热阻意味着更好的热性能，有助于保持较低的结温。
8.雪崩击穿电压：
高温下，MOSFET的击穿电压可能会降低，从而影响其可靠性。
9. 寄生二极管正向压降：
在体内二极管中，正向电压降随温度升高而减小。

封装类型（Package Type）

封装类型是指MOS管的外观尺寸和结构。封装类型对MOS管的安装和散热等方面有影响，不同的封装类型适用于不同的应用场景。在选型时，需要根据实际应用需求选择合适的封装类型。

可靠性与质量

不同厂家的产品可靠性及质量都不相同，选择可靠的厂商是保证产品能够稳定工作的重要因素；以下是例举的一些知名的MOSFET制造厂商：

• 英飞凌 (Infineon)
• 安森美半导体 (onsemi)
• 意法半导体 (STMicroelectronics)
• 东芝 (Toshiba)
• 瑞萨电子 (Renesas)
• 华润微电子
• 士兰微电子 (Silan Microelectronics)
• 安世半导体 (Nexperia)
• AOS (Alpha & Omega Semiconductor)
• 威世 (Vishay)
• 德州仪器 (Texas Instruments, TI)
• 无锡新洁能

MOS管的工作损耗

MOSFET在工作时会产生多种类型的损耗，这些损耗主要来源于MOS管在不同状态下的行为特征。以下是MOS管在开关电源和其他应用中的主要工作损耗类型：

主要工作损耗

MOS管的主要工作损耗来自于导通损耗和开关损耗。

1. 导通损耗（Pon）：

当MOS管处于完全导通状态时，会有电流流过其漏极和源极。这个电流在MOS管的导通电阻（Rds(on)）上会产生电压降，从而导致功耗。导通损耗可以表示为：

Ids是漏极至源极电流（DC直流：用平均电流计算；AC交流：用RMS电流计算），单位A（安培）。Rds(on)是导通电阻，单位Ω（欧姆）。
平均电流是指RMS电流吗

2. 截止损耗（Poff）：

MOS管即使在关断状态下，MOS管也会存在少量漏电流Idss，这会导致静态功耗。这种漏电流在高电压下通过MOS管的寄生二极管，也会造成一定的功率损耗。截止损耗可以表示为：

Vds(off)是MOS管截止状态下的漏源电压。Idss是关断状态下的漏电流

注：Vds(off)​ 并不是说MOS管在截止状态下本身产生了电压，而是指在截止状态下，如果漏极和源极之间存在电压差，那么这个电压差将与微小的漏电流一起产生功率损耗。

另外，在大多数情况下，MOS管的截止损耗通常非常小，只有在特定的应用场景下才需要考虑。例如：在电池供电的电路中，即使很小的漏电流也可能导致电池电量的显著损失。此外，在一些需要长时间保持关闭状态的电路中，如某些电子开关或待机模式的电路，也需要关注截止损耗。

3. 开关损耗（Psw，经验值一般按照导通损耗6-7倍评估）：

开关损耗发生在MOS管从导通状态切换到截止状态，或反之亦然的过程中。在这个过渡阶段，MOS管同时承受电压和电流，因此会消耗能量。开关损耗可以分为两部分：开启损耗和关断损耗，它们可以表示为（简化模型）：

系数0.5是因为将MOS管导通曲线看成是近似线性，折算成面积功率，系数就是0.5，Vin是输入电压，Io是输出电流，fsw为开关频率，tr和tf是MOS管的上升时间和下降时间，分别指的是漏源电压从90%下降到10%和漏源电压从10%上升到90%的时间，可以近似看作米勒平台的持续时间。

影响开关损耗的其他因素：

• 米勒电容 (Cgd)：MOS管的栅极和漏极之间的米勒电容会影响开关时间，进而影响开关损耗。
• 栅极电荷 (Qg)：驱动MOS管所需的栅极电荷也会影响开关损耗。
• 开关频率 (fsw)：更高的开关频率会导致更高的开关损耗，因为开关事件更频繁地发生。

4. 米勒平台损耗（PMiller）：

在MOS管的开关过程中，栅极和漏极之间存在一个寄生电容，通常称为米勒电容（Cgd）。当MOS管开始导通时，这个电容会被充电，直到栅源电压（Vgs）达到阈值电压（Vth），此时MOS管完全导通。在这个过程中，栅极（G极）电压会暂时停滞在一个平台上，这就是所谓的米勒平台。

MOS的寄生电容如下：

寄生电容的叫法：

• Cgd（Crss）：栅极至漏极电容、米勒电容、反向传输电容、反馈电容；
• Cgs：栅极至源极电容、输入电容（某些情况下可被视为输入电容）；
• Cds：源极至漏极电容、输出电容（某些描述中被称为输出电容）、结电容；
• Ciss：输入电容，Ciss=Cgd+Cgs；
• Coss：输出电容，Coss=Cgd+Cds；

由于米勒电容的存在，栅极电压的上升速度减慢，从而延长了开关时间。在这段时间内，MOS管处于部分导通状态，即在高阻抗和低阻抗状态之间。此时，电流可以通过MOS管，但由于MOS管并未完全导通，它仍然具有较高的导通电阻（Rds(on)），这会导致功率损耗。
米勒效应是什么？MOS管能避免米勒效应吗？
MOS管米勒效应详解
详解MOS管的米勒效应、开关损耗、导通损耗、续流损耗

5. 栅极驱动损耗（Pgs）：

栅极驱动损耗（Pgs）是指在驱动MOSFET的栅极进行开关操作时所消耗的能量。栅极驱动损耗是由栅极电荷（Qg）的充放电过程中电流通过栅极驱动电路的电阻而产生的。

栅极驱动损耗可以通过下面的公式来计算：

Vgs是栅极驱动电压，Qg 为总驱动电量，可通过器件规格书查找得到，fs为开关频率

影响栅极驱动损耗的因素：

• 栅极电荷（Qg）：栅极电荷与MOSFET的栅极电容有关，包括栅极至源极电容（Cgs）和栅极至漏极电容（Cgd）。更大的栅极电容意味着更多的栅极电荷需要在开关过程中充放电，从而导致更高的栅极驱动损耗。
• 开关频率（fs）：高频开关应用中，开关周期更快，栅极驱动损耗会相应增加，因为栅极电荷的充放电过程更频繁。
• 栅极驱动电压（Vgs）：更高的栅极驱动电压意味着在栅极电荷充放电过程中，通过栅极驱动电路的电流更大，从而导致更大的功率损耗。

6. 体内寄生二极管正向导通损耗Pd_f：

寄生二极管正向导通损耗（Pd_f）指的是当MOSFET处于关断状态，但由于电路拓扑的原因，二极管被正向偏置而导通时，电流流过二极管所产生的功率损耗。这种损耗通常发生在以下两种情况：

• 续流路径： 在开关电源或电机驱动等应用中，当MOSFET关断时，寄生二极管可以为电路中的电感提供一个续流路径。在电感电流通过二极管时，由于二极管的正向压降（Vf），会在二极管上产生损耗。
• 整流作用： 在某些拓扑结构中，如半桥或全桥转换器，当一个MOSFET关断时，另一个MOSFET的体二极管可能会被用来整流回路中的电流，这同样会导致正向导通损耗。

正向导通损耗可以通过下面的公式计算：

If是通过二极管的正向电流，Vf是二极管的正向压降；实际应用中，Vf可能会随着电流的增加而略有增加。

7. 体内寄生二极管反向恢复时间损耗Pd_recover：

当MOSFET用作开关器件时，尤其是在高速开关电源中，体二极管的反向恢复特性会对电路的性能产生显著影响，特别是产生所谓的反向恢复损耗（Reverse Recovery Losses）。

（1）反向恢复过程：
当体二极管正向导通后突然反向偏置时，不会立即阻止电流流动，因为二极管内部存储了一些电荷。在反向偏置初期，体二极管会继续导通一段时间，形成反向恢复电流。这个过程称为反向恢复过程，它包括两个阶段：

• 存储电荷释放：这是由于正向导通期间积累的电荷需要时间来重新组合和清除。
• 势垒建立：在电荷释放之后，二极管的PN结需要时间来重新建立其势垒，从而阻止反向电流。

（2）反向恢复损耗：
反向恢复损耗发生在二极管从正向导通状态转换到反向阻断状态的过程中。在反向恢复期间，二极管同时承受反向电压和反向电流，这导致能量在二极管中以热的形式耗散，即产生了损耗。反向恢复损耗可以用下面的公式计算：

Vdr是二极管反向电压，Qrr是二极管的反向恢复电荷，fs是开关频率。

（3）存在的影响：
反向恢复损耗会降低开关电源的效率，增加发热，有时还会引起EMI（电磁干扰）问题。在高频应用中，反向恢复损耗可能成为总损耗中的主要部分，因此在设计中需要特别注意。

降低损耗的方法

1、减少导通损耗的方法：

• 选择低导通电阻的MOS管：选择具有较低Rds(on)的MOS管可以显著降低导通损耗。
• 散热设计：温度升高会导致导通电阻增大，良好的散热设计有助于维持较低的温度，从而减少导通电阻。
• 电流管理：通过限制或调节通过MOS管的电流，可以减少导通损耗。

2、减少截止损耗的方法：

• 选择低漏电流的MOS管：选择具有更低漏电流规格的MOS管可以减少截止状态下的损耗。
• 使用适当的偏置电压：确保栅源电压 (Vgs) 低于阈值电压 (Vth) 以确保MOS管完全截止。
• 使用更高级别的封装：某些封装技术可以更好地隔离漏极和源极，从而减少漏电流。

3、减少开关损耗的方法：

• 提高开关速度：通过减小栅极电阻 (Rg) 或使用高性能驱动器，可以减少开关时间，从而降低开关损耗。
• 选择合适的MOS管：选择具有较低米勒电容 (Cgd) 和栅极电荷 (Qg) 的MOS管。
• 优化电路设计：使用适当的布局和布线技术以减少寄生元件的影响。
• 采用软开关技术：通过使用零电压开关 (ZVS) 或零电流开关 (ZCS) 技术，可以在没有电压或电流的情况下进行开关操作，从而显著降低开关损耗。

4、减少米勒平台损耗的方法：

• 降低栅极电阻 (Rg)：减少栅极驱动电阻可以加快栅极电容的充电/放电速率，缩短米勒平台时间。
• 选用低米勒电容的MOS管：选择米勒电容Cgd较小的MOS管可以减少米勒平台时间，从而降低损耗。
• 使用适当的驱动电路：设计良好的驱动电路可以提供足够的电流来快速充电和放电米勒电容。
• 优化开关波形：通过控制开关波形，例如使用斜坡控制或者软开关技术，可以减少米勒平台的影响。

5、减少栅极驱动损耗的方法：

• 优化栅极驱动电路：减小栅极驱动电路的输出阻抗和外部栅极电阻，以减少电流通过这些阻抗时的功率损耗。
• 选择低Qg的MOSFET：选择栅极电荷较低的MOSFET，特别是在高频应用中，这可以减少每次开关操作的栅极驱动损耗。
• 降低开关频率：虽然这可能会影响电路的动态性能，但在某些情况下，降低开关频率可以显著减少栅极驱动损耗。
• 使用软开关技术：软开关技术，如零电压开关（ZVS）或零电流开关（ZCS），可以减少开关瞬态，从而减少栅极驱动损耗。

6、减少寄生二极管正向导通损耗的方法：

• 使用肖特基二极管：肖特基二极管具有比传统PN结二极管更低的正向压降，因此在需要低正向压降的场合，可以选择带有内置肖特基二极管的MOSFET或并联一个肖特基二极管。
• 同步整流：在一些开关模式电源中，可以使用另一只MOSFET来代替体二极管进行续流，这种方法称为同步整流。由于MOSFET的导通电阻远小于二极管的正向压降，因此可以大大减少损耗。
• 优化电路设计：通过改进电路设计，比如使用软开关技术，可以减少二极管导通的时间，从而降低损耗。

7、减少体二极管的反向恢复损耗的方法：

• 选择体二极管特性良好的MOSFET：某些MOSFET的设计会专门优化体二极管的反向恢复特性，减少QRR。
• 使用肖特基二极管：肖特基二极管没有存储电荷，所以没有反向恢复过程，适用于要求快速开关的场合。
• 同步整流：在一些电路设计中，可以使用另一个MOSFET替代体二极管的功能，这种方法称为同步整流，可以大大减少反向恢复损耗。
• 电路设计优化：通过优化电路设计，例如使用零电压开关（ZVS）或零电流开关（ZCS）技术，可以减少开关过程中的反向恢复损耗。

PMOS开关电路分析

冲击电流问题

如下图所示R5模拟后级负载，Q1为开关，当R3端口的激励源为高电平时，Q2饱和导通，MOS管Q1的VGS<VGSth导通，R5负载上电，关断时负载下电。电路中R3为三极管Q2的限流电阻，R4为偏置电阻，R1R2为Q1的栅极分压电阻，C1C2为输出滤波电容。

当Q1导通上电瞬间电容两端电压不能突变会出现很高的冲击电流。此电流很可能会损坏MOS管或者触发前级电源的过流保护，所以此冲击电流并不是我们想要的。接下来给R3端口加单脉冲激励源，观察Q1(D)处的冲击电流。

通过仿真观察电流记录数据图表发现Q1(D)处的电流峰值为约20A，稳态电流为1A。峰值较大给电路造成很大压力，接下来我们要想办法将此冲击电流降下来，保障电路的安全。

故障分析

MOS的可以等效成下图的电路模型：
输入电容Ciss=Cgs+Cgd，
输出电容Coss=Cgd+Cds，
反向传输电容Crss=Cgd，也叫米勒电容

MOS的启动波形

t0—t1阶段：
这个过程中，驱动电流ig为Cgs充电，Vgs上升，Vds和Id保持不变。一直到t1时刻，Vgs上升到阈值开启电压Vg（th）在t1时刻以前，MOS处于截止区。

t1—t2阶段：
t1时刻，MOS管开始导通，Id开始上升了。这个时间段内驱动电流仍然是为Cgs充电，Id逐渐上升，在上升的过程中Vds会稍微有一些下降，这是因为下降的di/dt在杂散电感上面形成一些压降。

t2—t3阶段：
从t2时刻开始，进入米勒平台时期，米勒平台就是Vgs在一段时间几乎维持不动的一个平台。此时漏电流Id最大。且Vgs的驱动电流转移给Cgd充电，Vgs出现了米勒平台，Vgs电压维持不变，然后Vds就开始下降了。

t3~t4阶段：
当米勒电容Cgd充满电时，Vgs电压继续上升，直至MOS管完全导通。

从上述周期看出MOS管开启过程主要受Cgs和Cgd共同影响。如果延长开启过程主要是延长t1—t2阶段和t2—t3阶段，在负载确定的情况下主要是增大Cgs和Cgd等效电容来实现。

仿真实践

在原有电路中加入C3和C4 100nF电容

仿真得出启动时电流波形为，其中红线为Q1的Vgs波形绿线为C4(1)测到的启动电流波形

明显对比之前不加C3、C4电容时启动冲击电流波形峰值下降，开通时间变长，并且尖峰后移。调整C3和C4的值为1000nf时，效果更加明显

实验结论

实验得出增加MOS的Cgs和Cgd可实现开通缓启动功能，保护MOS不受到冲击损坏。

三极管和MOS管对比

工作原理和特性对比

场效应晶体管（FET）和双极接面晶体管（BJT）是两种常见的晶体管类型，它们在工作原理和特性上有一些区别

构造和工作原理：

• FET：FET由栅极、漏极和源极组成。它的工作原理基于栅极电压控制漏极和源极之间的电流。FET分为两种类型：MOSFET（金属氧化物半导体场效应晶体管）和JFET（结型场效应晶体管）。
• BJT：BJT由发射极、基极和集电极组成。它的工作原理基于基极电流控制集电极和发射极之间的电流。BJT分为两种类型：NPN型和PNP型。

输入阻抗：

• FET：FET具有高输入阻抗，因为它的栅极电流非常小。这使得FET对输入信号的影响较小，可以作为高阻抗输入的放大器。
• BJT：BJT具有相对较低的输入阻抗，因为它的基极电流较大。这意味着BJT对输入信号的影响较大，需要较低的源阻抗来匹配。

输出阻抗：

• FET：FET具有较高的输出阻抗，因此在驱动负载时可能需要额外的缓冲电路。这是因为FET的漏极电流受到栅极电压的控制，输出阻抗较高。
• BJT：BJT具有较低的输出阻抗，可以直接驱动负载。这是因为BJT的集电极电流受到基极电流的控制，输出阻抗较低。

增益：

• FET：FET的电流增益较低，通常在几十到几百之间。这意味着FET在放大电流方面的能力相对较弱。
• BJT：BJT的电流增益较高，通常在几十到几千之间。这使得BJT在放大电流方面具有较强的能力。

噪声：

• FET：FET的噪声性能较好，具有较低的噪声系数。这使得FET在低噪声放大器和高频应用中更常见。
• BJT：BJT的噪声性能相对较差，具有较高的噪声系数。在一些高精度和低噪声应用中，可能需要额外的噪声抑制电路。

温度稳定性：

• FET：FET的温度稳定性较好，其工作点相对稳定。这是因为FET的工作原理与温度变化的影响较小。
• BJT：BJT的温度稳定性较差，其工作点容易受到温度变化的影响。这是因为BJT的工作原理与温度变化有较强的相关性.

功耗：

• FET：FET在静态状态下具有较低的功耗，因为它不需要基极电流。然而，在切换过程中，FET可能会有较高的功耗。
• BJT：BJT在静态状态下具有较高的功耗，因为它需要基极电流。然而，在切换过程中，BJT的功耗相对较低。

可靠性：

• FET：FET具有较高的可靠性，因为它没有PN结，不容易受到电压击穿或电流漂移的影响。它也不容易受到电磁干扰的影响。
• BJT：BJT的可靠性相对较低，因为它包含PN结，容易受到电压击穿、电流漂移和电磁干扰的影响。此外，BJT的寿命也受到热效应的影响。

总体而言，FET和BJT在特性上有一些区别。FET具有高输入阻抗、较高的输出阻抗、较低的功耗和较好的温度稳定性，适用于低噪声放大器和高频应用。BJT具有较低的输入阻抗、较低的输出阻抗、较高的电流增益和较高的可靠性，适用于大功率放大器和开关应用。

分类及引脚定义

从半导体结构上分

按沟道分

电流导通方向

三极管导通方向，NPN：c→e，PNP：e→c

MOS管导通方向

基础应用

NPN三极管和NMOS管

PNP三极管和PMOS管

常用MOS管电平转换电路

电平及电源转换电路是硬件设计中的常见电路，用于将一个电平/电源转换为另一个不同电平/电源，确保外设之间可以正常通信和工作。

基于MOS管的电平转换电路基本模型：

工作原理：

• 从A到B
  A为高电平时，B作为输入，此时为高阻态，MOS管关断，B端通过上拉，输出高电平；A为低电平时，MOS管内的体二极管导通，使MOS管的S极被拉低，考虑体二极管的压降一般为0.7V，Vgs=3.3V-0.7V=2.6V，当Vgs=2.6V>Vgs(th)，MOS管导通，B端被拉低，输出低电平；（MOS管的导通阈值电压一定要小于2.6V），A为高阻态时，MOS管关断，B端通过上拉，输出高电平。
• 从B到A
  B为高电平时，MOS管关断，A端通过上拉，输出高电平；B为低电平时，Vgs=3.3V>Vgs(th)，MOS管导通，A端被拉低，输出低电平；B为高阻态时，MOS管关断，A端通过上拉，输出高电平。

示例1：使用一个NMOS管就实现双向电平转换功能，且输出电平与输入电平极性相同，具体具体电路见下：

电路分析：

• 当INPUT=0时，NMOS管导通，OUTPUT通过NMOS下拉至GND，此时OUTPUT输出为低电平；
• 当INPUT=1时，NMOS管截止，OUTPUT被R5上拉至VCC_5V0，此时OUTPUT输出为高电平；
• 当OUTPUT=0时，体二极管导通，INPUT为体二极管上压降（约0.7V），可视为INPUT为低电平；
• 当OUTPUT=1时，体二极管和NMOS管均截止，INPOT被R上拉至VCC_1V8，INPIT输出高电平。

示例2：用MOS管实现的“I2C总线电平转换电路”，实现3.3V电压域与5V电压域间的双向通讯如下

工作原理分析，简化来看，留下I2C的一根线来分析就可以了。

分四种情况：

• 当SDA1输出高电平时：MOS管Q1的Vgs = 0，MOS管关闭，SDA2被电阻R3上拉到5V。
• 当SDA1输出低电平时：MOS管Q1的Vgs = 3.3V，大于导通电压，MOS管导通，SDA2通过MOS管被拉到低电平。
• 当SDA2输出高电平时：MOS管Q1的Vgs不变，MOS维持关闭状态，SDA1被电阻R2上拉到3.3V。
• 当SDA2输出低电平时：MOS管不导通，但是它有体二极管！MOS管里的体二极管把SDA1拉低到低电平，此时Vgs约等于3.3V，MOS管导通，进一步拉低了SDA1的电压。

本文参考：
MOS管-详解