目录
2.1 考点分析
考试分值：1分，选择题
考试范围：
- 计算机硬件组成：冯·诺依曼计算机结构
- 处理器：典型的计算机体系结构，CPU、GPU、DSP、FPGA，指令集：CISC和RISC结构，国产处理器芯片结构
- 存储器：片上缓存、片外缓存、主存和外存等
- 总线：内总线、系统总线和外部总线等
- 接口：显示、音频、网络和SATA等
- 外部设备：鼠标、显示器、扫描仪和摄像头等
2.2 计算机硬件
2.2.1 计算机硬件组成
计算机组成结构 (Computer Architecture) 源于冯·诺依曼计算机结构，冯·诺依曼计算机结构将计算机硬件划分为5部分，由运算器、控制器、存储器、输入设备和输出设备5大部件组成。
- 运算器、控制器等部件被集成在一起统称为中央处理单元（Central Processing Uit，CPU).CPU是硬件系统的核心，用于数据的加工处理，能完成各种算术，逻辑运算及控制功能。
- 存储器是计算机系统中的记忆设备，分为内部存储器和外部存储器。前者速度高、容量小，一般用于临时存放程序、数据及中间结果。而后者容量大、速度慢，可以长期保存程序和数据。
- 输入设备和输出设备合称为外部设备（简称外设），输入设备用于输入原始数据及各种命令，而输出设备则用于输出计算机运行的结果。
2.2.2 处理器
处理器 (Central Processing Unit，CPU) 作为计算机系统运算和控制的核心部件，经历了长期演化过程。CPU的功能：
- 程序控制。CPU通过执行指令来控制程序的执行顺序，这是CPU的重要功能。
- 操作控制。一条指令功能的实现需要若干操作信号配合来完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。
- 时间控制。CPU对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制。
- 数据处理。CPU通过对数据进行算术运算及逻辑运算等方式进行加工处理，数据加工处理的结果被人们所利用。所以，对数据的加工处理也是CPU最根本的任务。
- 中断处理，CPU还需要对系统内部和外部的中断（异常）做出响应，进行相应的处理。
CPU主要由运算器、控制器、寄存器组和内部总线等部件组成。
- 运算器：由算术逻辑单元ALU（实现对数据的算术和逻辑运算）、累加寄存器AC（运算结果或源操作数的存放区）、数据缓冲寄存器DR(暂时存放内存的指令或数据）、和状态条件寄存器SW(保存指令运行结果的条件码内容，如溢出标志等）组成。执行所有的算术运算，如加减乘除等；执行所有的逻辑运算并进行逻辑测试，如与、或、非、比较等。
- 控制器：由指令寄存器R(暂存CPU执行指令)、程序计数器PC(存放指令执行地址）、地址寄存器AR(保存当前CPU所访问的内存地址)、指令译码器D（分析指令操作码）等组成。控制整个CPU的工作，最为重要。
CPU依据指令周期的不同阶段来区分二进制的指令和数据，因为在指令周期的不同阶段，指令会命令CPU分别去取指令或者数据。
【真题】CPU执行算术运算或者逻辑运算时，常将源操作数和结果暂存在（B）中。
A.程序计数器(PC)
B.累加器(AC)
C指令寄存器(IR)
D.地址寄存器(AR)
【真题】执行CU指令时，在一个指令周期的过程中，首先需从内存读取要执行的指令，此时先要将指令的地址即（C）的内容送到地址总线上。
A.指令寄存器(IR)
B.通用寄存器(GR)
C.程序计数器(PC)
D.状态寄存器PSW)
2.2.2 校验码
码距：就单个编码A(00)而言，其码距为1，因为其只需要改变一位就变成另一个编码。在两个编码中，从A码到B码转换所需要改变的位数称为码距，如A(00)要转换为B(11)，码距为2。一般来说，码距越大，越利于纠错和检错。
奇偶校验码：在编码中增加1位校验位来使编码中1的个数为奇数（奇校验）或者偶数（偶校验），从而使码距变为2。例如：
- 奇校验编码，含有奇数个1，发送给接收方，接收方收到后，会计算收到的编码有多少个1，如果是奇数个，则无误，是偶数个，则有误。
- 偶校验编码，只是编码中有偶数个1，由上述，奇偶校验只能检1位错，并且无法纠错。
CRC校验：CRC只能检错，不能纠错。使用CRC编码，需要先约定一个生成多项式G(x)。生成多项式的最高位和最低位必须是1。假设原始信息有位，则对应多项式Mx)。生成校验码思想就是在原始信息位后追加若干校验位，使得追加的信息能被G(x)整除。接收方接收到带校验位的信息，然后用G(x)整除。余数为0，则没有错误；反之则发生错误。
【例】假设原始信息串为10110，CRC的生成多项式为G(x)=x^4+x+1，求CRC校验码。
1）在原始信息位后面添0，假设生成多项式的阶为r，则在原始信息位后添加r个0，本题中，G(x)阶为4，则在原始信息串后加4个0，得到的新串为101100000，作为被除数。
2）由多项式得到除数，多项中x的幂指数存在的位置1，不存在的位置0。本题中，x的幂指数为0，1，4的变量都存在，而幂指数为2，3的不存在，因此得到串10011。
3）生成CC校验码，将前两步得出的被除数和除数进行模2除法运算（即不进位也不借位的除法运算）。得到余数1111，除法过程如下图所示。
注意：余数不足，则余数左边用若干个0补齐。如求得余数为11，r=4，则补两个0得到0011。
4）生成最终发送信息串，将余数添加到原始信息后。上例中，原始信息为10110，添加余数1111后，结果为101101111。发送方将此数据发送给接收方。
5）接收方进行校验。接收方的CC校验过程与生成过程类似，接收方接收了带校验和的帧后，用多项式Gx)来除。余数为0，则表示信息无错；否则要求发送方进行重传。
注意：收发信息双方需使用相同的生成多项式。
【真题】循环冗余校验码(Cyclic Redundancy Check,CRC)是数据通信领域中最常用的一种差错校验码，该校验方法中，使用多项式除法(模2除法)运算后的余数为校验字段。若数据信息为位，则将其左移k位后，被长度为k+1位的生成多项式相除，所得的k位余数即构成k个校验位，构成+k位编码。若数据信息为1100，生成多项式为X3+X+1(即1011)，则CC编码是（A）。
A. 1100010
B. 1011010
C. 1100011
D. 1011110
解析：1）在原始信息位后加k个000，即1100000。2）将1100000与生成多项式1011做模2除法，得到余数为010。3）将原始信息位与余数连接起来得到：1100010。
2.3 指令系统
2.3.1 指令系统组成与执行
计算机指令的组成：一条指令由操作码和操作数两部分组成，操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。在计算机中，操作码和操作数地址都由二进制数码表示，分别称作操码和地址码，整条指令以二进制编码的形式存放在存储器中。
计算机指令执行过程：取指令一一分析指令一一执行指令三个步骤，首先将程序计数器PC中的指令地址取出，送入地址总线，CPU依据指令地址去内存中取出指令内容存入指令寄存器；而后由指令译码器进行分析，分析指令操作码；最后执行指令，取出指令执行所需的源操作数。
2.3.2 指令与指令操作数寻址方式
指令寻址方式：主要决定了CPU如何获取和执行指令。以下是一些基本的指令寻址方式简介：
- 顺序寻址方式：当执行一段程序时，是一条指令接着一条指令地顺序执行。
- 跳跃寻址方式：指下一条指令的地址码不是由程序计数器给出，而是由本条指令直接给出。程序跳跃后，按新的指令地址开始顺序执行。因此，程序计数器的内容也必须相应改变，以便及时跟踪新的指令地址。
指令操作数的寻址方式：决定了CPU如何获取指令中使用的地址或数据。以下是一些常见的指令操作数寻址方式：
- 立即寻址方式：指令的地址码字段指出的不是地址，而是操作数本身。
- 直接寻址方式：在指令的地址字段中直接指出操作数在主存中的地址。
- 间接寻址方式：指令地址码字段所指向的存储单元中存储的是操作数的地址。
- 寄存器寻址方式：指令中的地址码是寄存器的编号。
- 基址寻址方式：将基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址，其优点是可以扩大寻址能力。
- 变址寻址方式：变址寻址方式计算有效地址的方法与基址寻址方式很相似，它是将变址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。
2.3.3 指令集
CISC是复杂指令集（Complex Instruction Set Computer）：兼容性强，指令繁多、长度可变，由微程序实现；
RISC精简指令集 (:Reduced Instruction Set Computer)：一种执行较少类型计算机指令的微处理器，指令少，使用频率接近，主要依靠硬件实现（通用寄存器、硬布线逻辑控制）。
【真题】Flyn分类法根据计算机在执行程序的过程中（A）的不同组合，将计算机分为4类。当前主流的多核计算机属于（D）计算机。
A. 指令流和数据流
B. 数据流和控制流
C. 指令流和控制流
D. 数据流和总线带宽
A. SISD
A. SIMD
C. MISD
D. MIMD
【真题】以下关于复杂指令集计算机(Complex Instruction Set Computer,,CIsC)的叙述中，正确的是（D）。
A.只设置使用频度高的一些简单指令，不同指令执行时间差别很小
B. CPU中设置大量寄存器，利用率低
C. 常采用执行速度更快的组合逻辑实现控制器
D. 指令长度不固定，指令格式和寻址方式多
2.3.4 指令流水线
（1）指令流水线原理
将指令分成不同段，每段由不同的部分去处理，因此可以产生叠加的效果，所有的部件去处理指令的不同段。
使用指令流水线
未使用指令流水线
（2）RISC中的流水线技术
超流水线(Super Pipe Line)技术。它通过细化流水、增加级数和提高主频，使得在每个机器周期内能完成一个甚至两个浮点操作，其实质是以时间换取空间。
超标量(Super Scalar)技术。它通过内装多条流水线来同时执行多个处理，其时钟频率虽然与一般流水接近，却有更小的CP。其实质是以空间换取时间。
超长指令字(Very Long Instruction Word, VLIW)技术。VLIW和超标量都是20世纪80年代出现的概念，其共同点是要同时执行多条指令，其不同在于超标量依靠硬件来实现并行处理的调度，VLIW则充分发挥软件的作用，而使硬件简化，性能提高。
（3）流水线时间计算
流水线周期：指令分成不同执行段，其中执行时间最长的段为流水线周期。
流水线执行时间：1条指令总执行时间+(总指令条数-1)*流水线周期。流水线吞吐率计算：吞吐率即单位时间内执行的指令条数。公式：指令条数/流水线执行时间。
流水线的加速比计算：加速比即使用流水线后的效率提升度，即比不使用流水
线快了多少倍，越高表明流水线效率越高，公式：不使用流水线执行时间/使用流水线执行时间。
【真题】Flyn分类法根据计算机在执行程序的过程中（A）的不同组合，将计算机分为4类。当前主流的多核计算机属于（D）计算机。
A. 500×10^6
A. 490×10^6
C. 250×10^6
D. 167×10^6
解析：流水线执行100个任务所需要的时间为：(2+1+1+1+1)+(100-1)*2=204ns。所以每秒吞吐率为：(100/204)*10^9=490*10^6。注意：1秒=10^9纳秒。
【真题】假设磁盘块与缓冲区大小相同，每个盘块读入缓冲区的时间为155 us，由缓冲区送至用户区的时间是5us，在用户区内系统对每块数据的处理时间为1 us，若用户需要将大小为10个磁盘块的Doc文件逐块从磁盘读入缓冲区，并送至用户区进行处理，那么采用单缓冲区需要花费的时间为（D）us；采用双缓冲区需要花费的时间为（C）us。
A. 150
A. 151
C. 156
D. 201
解析：单缓冲区：前两段要合并，是两段流水线，21+20(10-1)=201。双缓冲区：标准三段流水线，21+15*(10-1)=156。
【真题】 流水线技术是通过并行硬件来提高系统性能的常用方法。对于一个k段流水线，假设其各段的执行时间均相等(设为t),输入到流水线中的任务是连续的理想情况下，完成个连续任务需要的总时间为（B）。若某流水线浮点加法运算器分为5段，所需要的时间分别是6ns、7ns、8ns、9ns和6ns,则其最大加速比为（A）。
A. nkt
B. (k+n-1)t
C. (n-k)kt
D. (k+n+1)t
A. 4
B. 5
C. 6
D. 7
解析：当流水线各段执行时间相等时，公式化简后，完成n个连续任务需要的总时间为(k+-1)t。加速比定义为顺序执行时间与流水线执行时间的比值，根据题干假设，假设一共有条指令，则顺序执行时间为(6+7+8+9+6)*n=36n，该流水线周期为最长的9s，则在流水线中的执行时间为36+9*(n-1)=9n+27，因此加速比为36n/(9n+27)，题目问的是最大加速比，由这个公式可以知道，当越大时，该公式值越大，因此最大的时候就是趋向于无穷大的时候，此时可忽略分母的27，也就是36n/9n=4。
2.4 存储系统
2.4.1 存储体系和原理
计算机采用分级存储体系的主要目的是为了解决存储容量、成本和速度之间的矛盾问题。
两级存储：Cache-主存、主存-辅存（虚拟存储体系）。
局部性原理：总的来说，在CPU运行时，所访问的数据会趋向于一个较小的局部空间地址内，包括下面两个方面：
- 时间局部性原理：如果一个数据项正在被访问，那么在近期它很可能会被再次访问，即在相邻的时间里会访问同一个数据项。
- 空间局部性原理：在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的，即相邻的空间地址会被连续访问。
高速缓存Cache用来存储当前最活跃的程序和数据，直接与CPU交互，位于CPU和主存之间，容量小，速度为内存的510倍，由半导体材料构成。其内容是主存内存的副本拷贝，对于程序员来说是透明的。
Cache由控制部分和存储器组成，存储器存储数据，控制部分判断CPU要访问的数据是否在Cache中，不在则依据一定的算法从主存中替换。
2.4.2 地址映射
在cPU工作时，送出的是主存单元的地址，而应从Cache存储器中读/写信息。这就需要将主存地址转换为Cache存储器地址，这种地址的转换称为地址映像，由硬件自动完成映射，分为下列三种方法：
直接映像：将Cache存储器等分成块，主存也等分成块并编号。主存中的块与Cache中的块的对应关系是固定的，也即二者块号相同才能命中。地址变换简单但不灵活，容易造成资源浪费。
全相联映像：同样都等分成块并编号。主存中任意一块都与Cache中任意一块对应。因此可以随意调入Cache任意位置，但地址变换复杂，速度较慢。因为主存可以随意调入Cache任意块，只有当Cache满了才会发生块冲突，是最不容易发生块冲突的映像方式。
组组相连映像：前面两种方式的结合，将Cache存储器先分块再分组，主存也同样先分块再分组，组间采用直接映像，即主存中组号与Cache中组号相同的组才能命中，但是组内全相联映像，也即组号相同的两个组内的所有块可以任意调换。
2.4.3 替换算法
替换算法的目标就是使Cache获得尽可能高的命中率，常用算法有如下几种：
随机替换算法：就是用随机数发生器产生一个要替换的块号，将该块替换出去。
先进先出算法：就是将最先进入Cache的信息块替换出去。
近期最少使用算法：这种方法是将近期最少使用的Cache中的信息块替换出去。
优化替换算法：这种方法必须先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。
2.4.4 命中率及平均时间
Cache有一个命中率的概念，即当cPU所访问的数据在Cache中时，命中，直接从Cache中读取数据，设读取一次Cache时间为lns,若CPU访问的数据不在Cache中，则需要从内存中读取，设读取一次内存的时间为1000ns,若在CPU多次读取数据过程中，有90%命中Cache,则cPU读取一次的平均时间为(90%*1+10%*1000)ns。
【真题】按照Cache:地址映像的块冲突概率，从高到低排列的是（B）。
A. 全相联映像→直接映像→组相联映像
B. 直接映像→组相联映像→全相联映像
C. 组相联映像→全相联映像→直接映像
D. 直接映像→全相联映像→组相联映像
【真题】以下关于Cache与主存间地址映射的叙述中，正确的是（D）。
A. 操作系统负责管理Cache.与主存之间的地址映射
B. 程序员需要通过编程来处理Cache.与主存之间的地址映射
C. 应用软件对C ache与主存之间的地址映射进行调
D. 由硬件自动完成Cache.与主存之间的地址映射
2.5 磁盘
2.5.1 磁盘结构和参数
磁盘有正反两个盘面，每个盘面有多个同心圆，每个同心圆是一个磁道，每个同心圆又被划分为多个扇区，数据就被存放在一个个扇区中。
磁头首先要寻找到对应的磁道，然后等待磁盘进行周期旋转，旋转到指定的扇区，才能读取到对应的数据，因此，会产生寻道时间和等待时间。公式为：
存取时间=寻道时间+等待时间(平均定位时间+转动延迟)。
注意：寻道时间是指磁头移动到磁道所需的时间；等待时间为等待读写的扇区
转到磁头下方所用的时间。
2.5.2 磁盘调度算法
之前已经说过，磁盘数据的读取时间分为寻道时间+旋转时间，也即先找到对应的磁道，而后再旋转到对应的扇区才能读取数据，其中寻道时间耗时最长，需要重点调度，有如下调度算法：
先来先服务FCFS：根据进程请求访问磁盘的先后顺序进行调度。
最短寻道时间优先SSTF：请求访问的磁道与当前磁道最近的进程优先调度，使得每次的寻道时间最短。会产生“饥饿”现象，即远处进程可能永远无法访问。
扫描算法SCAN：又称“电梯算法”，磁头在磁盘上双向移动，其会选择离磁头当前所在磁道最近的请求访问的磁道，并且与磁头移动方向一致，磁头永远都是从里向外或者从外向里一直移动完才掉头，与电梯类似。
单向扫描调度算法CSCAN：与SCAN不同的是，其只做单向移动，即只能从里向外或者从外向里。
【真题】 假设某磁盘的每个磁道划分成11个物理块，每块存放1个逻辑记录。逻辑记录R0,R1…,R9,R10存放在同一个磁道上，记录的存放顺序如下表所示：
如果磁盘的旋转周期为33m5,磁头当前处在0的开始处。若系统使用单缓冲区顺序处理这些记录，每个记录处理时间为3m5,则处理这11个记录的最长时间为（C）；若对信息存储进行优化分布后，处理11个记录的最少时间为（B）。
A. 33ms
B. 336ms
C. 366ms
D. 376ms
A. 33ms
B. .66ms
C. 86ms
D. 93ms
第二种情况优化如下：
【真题】 在磁盘调度管理中，应先进行移臂调度，再进行旋转调度。假设磁盘移动臂位于21号柱面上，进程的请求序列如下表所示。如果采用最短移臂调度算法，那么系统的响应序列应为（D）。
A. ②⑧③④⑤①⑦⑥⑨
B. ②③⑧④⑥⑨①⑤⑦
C. ①②③④⑤⑥⑦⑧⑨
D. ②⑧③⑤⑦①④6⑨
2.6 输入输出技术
2.6.1 内存与接口地址的编址方法
计算机系统中存在多种内存与接口地址的编址方法，常见的是下面两种：
内存与接口地址独立编址方法：内存地址和接口地址是完全独立的两个地址空间。访问数据时所使用的指令也完全不同，用于接口的指令只用于接口的读/写，其余的指令全都是用于内存的。因此，在编程序或读程序时很易使用和辨认。这种编址方法的缺点是用于接口的指令太少、功能太弱。
内存与接口地址统一编址方法：内存地址和接口地址统一在一个公共的地址空间里，即内存单元和接口共用地址空间。优点是原则上用于内存的指令全都可以用于接口，这就大大地增强了对接口的操作功能，而且在指令上也不再区分内存或接口指令。该编址方法的缺点就在于整个地址空间被分成两部分，其中一部分分配给接口使用，剩余的为内存所用，这经常会导致内存地址不连续。
2.6.2 计算机和外设间的数据交互方式：
程序控制（查询）方式：CPU主动查询外设是否完成数据传输，效率极低。
程序中断方式：外设完成数据传输后，向CPU发送中断，等待CPU处理数据，效率相对较高。中断响应时间指的是从发出中断请求到开始进入中断处理程序；中断处理时间指的是从中断处理开始到中断处理结束。中断向量提供中断服务程序的入口地址。多级中断嵌套，使用堆栈来保护断点和现场。
DMA方式（直接主存存取）：CPU只需完成必要的初始化等操作，数据传输的整个过程都由DMA控制器来完成，在主存和外设之间建立直接的数据通路，效率很高。
在一个总线周期结束后，CPU会响应DMA请求开始读取数据；CPU响应程序中
断方式请求是在一条指令执行结束时。
2.7 总线
总线(Bus)，是指计算机设备和设备之间传输信息的公共数据通道。总线是连接计算机硬件系统内多种设备的通信线路，它的一个重要特征是由总线上的所有设备共享，因此可以将计算机系统内的多种设备连接到总线上。
从广义上讲，任何连接两个以上电子元器件的导线都可以称为总线，通常分为以下三类：
内部总线：内部芯片级别的总线，芯片与处理器之间通信的总线。
系统总线：是板级总线，用于计算机内各部分之间的连接，具体分为数据总线（并行数据传输位数）、地址总线（系统可管理的内存空间的大小）、控制总线（传送控制命令）。代表的有ISA总线、EISA总线、PCI总线。
外部总线：设备一级的总线，微机和外部设备的总线。代表的有S232(串行总线）、SCS1（并行总线）、USB(通用串行总线，即插即用，支持热插拔)。
【真题】计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA方式等。当采用（D）方式时，不需要CPU执行程序指令来传送数据。
A. 中断
B. 程序查询
C. 无条件传送
D. DMA
【真题】以下关于总线的说法中，正确的是（C）。
A. 串行总线适合近距离高速数据传输，但线间串扰会导致速率受限。
B. 并行总线适合长距离数据传输，易提高通信时钟频率来实现高速数据传输。
C. 单总线结构在一个总线上适应不同种类的设备，设计复杂导致性能降低。
D. 半双工总线只能在一个方向上传输信息。
扫一扫
3806
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
