Spyglass：跨时钟域同步方案大全

日晨难再

已于 2025-05-16 21:34:03 修改

阅读量1.3k

点赞数 52

分类专栏： Synopsys # Spyglass 文章标签：数字IC 硬件工程

于 2025-05-12 14:34:54 首次发布

本文链接：https://blog.csdn.net/weixin_45791458/article/details/147894439

版权

70 篇文章

订阅专栏

16 篇文章

订阅专栏

Spyglass可以用于检测设计中的跨时钟域相关问题，确保电路中添加了适当的同步机制，以避免此类问题的发生，例如：

以下同步方案能够被Spyglass检测到，并被认为是已同步的跨时钟域设计。

同步方案	被认为是同步的条件	文章链接
常规多级触发器	多级触发器按照同步触发器的方式排列	Spyglass：跨时钟域同步（常规多级触发器）
同步单元	目标对象是一个由sync_cell约束、synchronize_cells参数或synchronize_data_cells参数指定的同步单元	Spyglass：跨时钟域同步（同步单元）
同步使能	目标时钟域中的第一个触发器通过一个同步到目标时钟域的控制信号进行使能	Spyglass：跨时钟域同步（同步使能）
循环复用器	目标时钟域中的第一个触发器由一个多路复用器驱动，该多路复用器的选择引脚连接到一个同步到目标时钟域的控制信号
非循环复用器	与循环复用器类似，但不使用循环多路复用器
长延迟信号	使用quasi_static约束跨时钟域信号
与门	跨时钟域信号通过与门的一个引脚连接到目标时钟域，而另一个引脚连接到一个同步到目标时钟域的控制信号
毛刺保护单元	目标时钟域中的第一个触发器由一个毛刺保护单元驱动，该毛刺保护单元的引脚连接到一个同步到目标时钟域的控制信号
时钟门控单元	目标时钟域中的第一个触发器的时钟路径包含一个时钟门控单元，且该时钟门控单元的引脚连接到一个同步到目标时钟域的控制信号
限定条件	使用qualifier约束的控制信号，根据类型，能够到达源时钟域或目标时钟域。