开发者分享｜第三代Zynq RFSoC器件射频数据转换器应用: 时钟设计-上

BinaryStarXin

于 2023-08-07 22:56:35 发布

阅读量761

点赞数

分类专栏： FPGA技术汇总分享文章标签： fpga开发硬件工程硬件架构驱动开发单片机物联网嵌入式硬件

本文链接：https://blog.csdn.net/qq_43416206/article/details/132157009

版权

FPGA技术汇总分享专栏收录该内容

277 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了Zynq UltraScale+ RFSoC器件的射频数据转换器，特别是第三代产品的时钟设计。内容包括时钟转发特性，如参考时钟和采样时钟的分发方式，以及ZCU216评估套件的时钟结构和设计方案。文章详细阐述了如何在Vivado中创建基于IP集成器的设计，并提供了时钟配置的示例。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)、FPGA逻辑、完整的ARM处理器子系统和高速收发器等。

第三代RFSoC器件与前几代产品相比，射频输入输出频率响应已扩展至全面支持6GHz以下频段，可帮助用户开发尖端RF设计，例如大规模MIMO无线电、5G基带、固定无线接入、测试测量与相控阵雷达等等。第三代器件14bit分辨率ADC最大采样速率增加到5.0GSPS，14bit分辨率DAC最大采样速率增加到10.0GSPS。用户可以参考XMP105详细了解Zynq RFSoC系列产品具体参数及选型指南。

本次将分上下篇介绍基于Xilinx Zynq UltraScale+ RFSoC ZCU216评估套件的详细内容：

1. 第三代RFSoC 器件时钟转发特性。

2. ZCU216时钟结构及可行的时钟设计方案。

3. 在Vivado中创建基于IP集成器(IP Integrator)的设计。

4. 在Vitis中创建基于ARM的BareMetal程序设计。

5. 代码简要分析。

6. 硬件环境及测试结果。

本文用于示例的软件工具、驱动版本、硬件版本及文档版本如下：

1. ZCU216 Rev-A02(Engineer Sample)

2. CLK104</