- 博客(5)
- 收藏
- 关注
RSS订阅转载 跨时钟域异步FIFO设计verilog（二）异步FIFO设计
三、设计要点解析1、读空信号如何产生？写满信号如何产生？读空信号：复位的时候，读指针和写指针相等，读空信号有效（这里所说的指针其实就是读地址、写地址）当读指针赶上写指针的时候，写指针等于读指针意味着最后一个数据被读完，此时读空信号有效写满信号：当写指针比读指针多一圈时，写指针等于读指针意味着写满了，此时写满信号有效我们会发现 读空的条件是写指针等于读指针，写满的条件也是写指针等于读指针，到底如何区分呢？解决方法：将指针的位宽多定义一位举个例子说明：假设要设计深度为 8 的异步FIFO，此时定义
2021-03-06 15:54:11
1776
1
转载 跨时钟域异步FIFO设计verilog（一）FIFO原理介绍
本文大部分内容来自https://www.cnblogs.com/aslmer/p/6114216.html本文首先对异步 FIFO 设计的重点难点进行分析最后给出详细代码设计一个异步FIFO，深度为8，位宽也是8.代码是学习Simulation and Synthesis Techniques for Asynchronous FIFO Design Clifford E. Cummings, Sunburst Design, Inc.这篇文章的一、FIFO介绍FIFO是英文First I
2021-03-04 16:52:31
3532
3
原创 SMBus学习记录
SMBus学习记录SMBus 是 System Management Bus 的缩写，译为系统管理总线，SMBus是一种二线制串行总线，1996年第一版规范开始商用。它大部分基于I2C总线规范。Overview系统管理总线（SMBus）是一个双线接口，通过它，各种系统组件芯片和设备可以相互通信，也可以与系统的其余部分进行通信。它基于I2C总线的工作原理。SMBus为系统和电源管理相关任务提供控制总线。系统可以使用SMBus将消息传递到设备和设备之间，而不使用单独的控制线。可减少引脚数。本文档描述了
2020-07-02 15:39:09
13520
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人