- 博客(3)
- 收藏
- 关注
RSS订阅原创 AHB协议：2. 信号描述
总线时钟信号，控制所有总线传输的时序。所有信号的时序都基于 HCLK 的进行采样和驱动。总线复位信号，用于重置系统和总线。。
2025-04-15 17:55:49
648
原创 AHB协议: 1. 介绍
AHB（Advanced High-performance Bus，高级高性能总线）是一种适用于高性能可综合设计（high-performance synthesizable）的总线接口，是AMBA总线架构的一部分。尽管低带宽外设也可以作为AHB从属设备，但出于系统性能考虑，他们通常位于AMBA高级外设总线（APB）上。AHB和APB之间的桥接是通过一个被称为APB桥（APB bridge）的AHB从属设备实现的。图1-1展示了一个单主设备AHB系统设计，其中包含1个AHB主设备和3个AHB从设备。
2025-04-15 16:40:29
672
原创 SystemVerilog基础（1）：数据类型
Verilog HDL中有19中数据类型：（与实际硬件电路映射）（1）连线型① wire, tri：标准连线型② wor, trior：多重驱动时，具有线或特性的连线型③ wand, trand：多重驱动时，具有线或特性的连线型④ trireg：具有电荷保持特性的连线型（用于电容节点的建模，缺省初始值为x）⑤ tri1, tri0：上拉/下拉电阻（若无驱动源，值为1/0）⑥ supply1, supply0：对电源（VCC）/地（GND）建模，即高电平1/低电平0（2）寄存器型：reg。
2024-01-10 22:35:59
2496
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人