- 博客(5)
- 收藏
- 关注
RSS订阅原创 SYSTEMC事务级模型与RTL验证
SYSTEMC事务级模型事务级模型使用软件函数调用来对系统中的块之间的通信进行建模。这与硬件RTL和门级模型形成对比，后者使用信号来模拟块之间的通信。由于任何模型开发活动都需要大量的工作，因此希望在整个设计流程中最大程度地利用模型。设计人员自然希望重用他们为SOC开发的事务级模型，以协助RTL验证过程。例如，设计者可能希望将RTL HDL块插入到SystemC TLM模型中的其SOC上下文中，以验证系统级上下文中的正确操作。或者，设计者可能希望使用单独的事务级组件，如事务处理器，激励发生器，响应检查器
2023-06-07 09:03:52
580
1
原创 Verilog语法概念总复习练习错题
verilog中的输入格式为：input [3:0]P,Q,R;将两位的16进制数赋给8位二进制数，只能将8位二进制数的最低两位赋值。待测模块的输入为wire，输出为wire/reg。而测试模块的输入为wire/reg，输出为wire.Casex、casez的执行具有优先级，区别于case语句。Reg为无符号型，若为3位，0-1变为111。Reg未赋值为x，x与0异或为其本身，与1异或为它的反。锁存器是电平触发而不是边沿触发。在下题中，给出了几种硬件实现，问以下的模块被综合后可能是哪一种?
2023-05-16 17:24:35
352
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人