- 博客(10)
- 收藏
- 关注
原创 System Verilog assign赋值和initial赋值先后顺序,竞争
System Verilog assign赋值和initial赋值先后顺序,竞争
2022-07-17 14:51:36
1153
原创 System Verilog byte 赋值给bit,输出为二进制和十进制,加减法注意事项
System Verilog byte 赋值给bit,输出为二进制和十进制,加减法注意事项
2022-07-17 14:20:54
819
原创 python cv2.bitwise_and()RGB图和8位的灰度图,输入的参数个数不太一样
python cv2.bitwise_and()RGB图和8位的灰度图,输入的参数个数不太一样
2022-07-12 13:47:17
765
1
原创 python,CTA血管重建,去除血管钙化部分。dcm转为nii,ITK提取dcm的(ct转)gray像素、GetSpacing、(‘0028|1052‘) intercept slope信息
CTA血管重建,去除血管钙化部分。dcm转为nii,ITK提取dcm的(ct转)gray像素、GetSpacing、GetMetaData('0028|1052') intercept slope信息
2022-07-12 13:43:08
1252
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人