数字电子技术复习（一）——集成门器件

最新推荐文章于 2024-11-09 08:01:08 发布

volga_chen

最新推荐文章于 2024-11-09 08:01:08 发布

阅读量1.8k

点赞数

分类专栏：复习

本文链接：https://blog.csdn.net/volga_chen/article/details/72630032

版权

复习专栏收录该内容

10 篇文章

订阅专栏

本文介绍了数字电子技术的基础知识，重点讲解了集成逻辑门的工作原理和技术指标，包括逻辑电平、噪声容限、电流特性等，并对比了TTL与CMOS门的区别。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

这里开始介绍数字电子技术的一些知识点，第一篇就从最基本的逻辑门器件说起吧。
集成电路有很多种分类方法，可以按集成度分、可以按处理信号的不同分，也可以按晶体管类型分。大多数集成逻辑门都是DIP双列直插式封装的，这里要学会识别DIP封装的引脚号分布。一个芯片上一般有若干个相同但是独立的门电路，每个门电路的输入端数量为扇入数。

集成门主要技术指标

逻辑电平与噪声容限

表示逻辑0和1的几个关键电压参数，反映了输入和输出的逻辑电压范围。
而噪声容限可以理解是自己的输出被自己的输入端认可，最大可以承受多大的噪声，。

常见的TTL门指标

输出高电平典型值为 $3.6V$ ， $U_{OHmin}=2.4V$
输出低电平典型值为 $0.3V$ ， $U_{OLmax}=0.4V$
开门电压 $U_{IHmin}=2V$ ，关门电压 $U_{ILmax}=0.8V$
还有一个重要的电压参数是阈值电压，是决定电路输出级截止和导通的分界线，TTL门的 $U_{th}=1.4V$
噪声容限 $U_N=0.4V$

电流特性与驱动能力

输入电流

对于TTL门来说，输入端电流即是发射极电流，当输入有低电平的时候，三极管导通，电流大小由电阻确定，和输入端数无关；当输入为高电平时，三极管截止，电流大小就是 $I_{CEO}$ 电流大小与输入端数量有关。
典型的TTL门 $I_{IS}=1.6mA,I_{IH}=40{\mu}A$

输出电流

显然看出，低电平输出时是灌电流，高电平输出是拉电流。为保证输出级不进入饱和状态，不能使输出电压偏离合理范围，故有参数如下：

I O L m a x = 16 m A, I O H m a x = 400 μ A

$I_{OLmax}=16mA,I_{OHmax}=400{\mu}A$
输出会存在 尖峰电流，一般加上一滤波电容。

扇出数

由门电路的输入和输出特性可以确定扇出数，即一个输出最多能驱动同类型门的个数。这里要注意输入高低电平时输入端数量是否和电流有关系，一般扇出数取灌电流负载能力和拉电流负载能力中的较小值。

传输时延与功率

定义输入波形下降50%到输出波形上升沿50%之间的延迟时间，称为门输出由低电平升到高电平的传输时延，称为截止延迟时间 $t_{PLH}$ ，反过来称为导通延迟时间 $t_{PHL}$ 。取两者的平均值或较大值为传输延迟时间 $t_{pd}$ 。一般而言，传输延时随扇出数线性增加。
由于低功耗的目标和开关速度的要求相矛盾，所以定义功耗-时延积 $M=P*t_{pd}$ 作为衡量一个门的品质指标。

输入负载特性

负载特性指输入端通过一电阻接地所表现出来的特性。
对于CMOS门来说，由于栅级没有电流，所以这样接输入始终相当于接低电平。
对于TTL门来说，因为基极存在电流，所以随着电阻的增大，会使输入的电压变大，一般定义有关门电阻( $R_{off}\approx1k\Omega$ )，即若电阻比它小输入视为低电平，和开门电阻( $R_{on}\approx10k\Omega$ )，当电阻比它大时视为输入高电平。
对于TTL门不使用的输入端，悬空是允许的，但此时十分容易受外界的影响干扰，而且决不允许带开路长线。对于CMOS门，则是严禁输入端悬空。
理论上输入信号的边沿也是有要求的，上升下降时间过长可能会出现信号振荡。不过这个估计也不会太考。