数字音频基本知识 | 数字音频接口

注：本文为 “数字音频基本知识 | 数字音频接口” 相关文章合辑。

未整理去重。

音频基本知识介绍

00 行者无疆 于 2018-05-08 15:02:07 发布

1 概述

什么是立体声？

什么是 TDM 模式？

什么是短帧模式，什么是长帧模式，什么是 slot?

什么是 BCLK, 什么是采样频率？

如果这些音频中的基本概念，你都清楚，那么这个文档就不用看了。

此文档编写的目的是针对音频入门中的基本概念的解释及介绍.

数字音频接口 DAI, 即 Digital Audio Interfaces. 传统的音频信号链路如下图所示:

图 1 传统的音频信号链路

在传统的音频电路（图 1）中有麦克风、前置放大器、模 / 数转换器 ADC、数 / 模转换器 DAC、输出放大器，以及扬声器，它们之间使用模拟信号连接。随着技术的发展和对性能考虑，模拟电路逐渐被推到链路的两端（集成到设备内部），信号链中各集成电路间将出现更多的数字接口形式。DSP 通常都是数字接口的；换能器、放大器一般而言只有模拟接口，但现在也正在逐渐集成数字接口功能。目前，集成电路设计人员正在将换能器内的 ADC、DAC 和调制器集成到信号链一端，这样就不必在 PCB 上走任何模拟音频信号，并且减少了信号链中的器件数量。

回到开始提的问题，什么是立体声？

立体声就是前端有多个音频采集设备，从多个角度采集音频数据，将数据放到不通的通道上。例如采集是 8KHz (每秒采集 8000 个点), 位宽 16bit (每个点用 16 个 bit 位量化), 假设有三个通道，那我们每秒需要传输的 bit 数据为 8K 16 3 bit. 这个数据就是我们的 BCLK, 8K 可以理解为 FS, 选择哪个声道的数据。这三个声道采集的数据就是立体声了。下文会对时钟及数据格式做更进一步的阐述.。

2 I2S 接口介绍

2.1 I2S 简介

I2S 全称 Inter-IC Sound, Integrated Interchip Sound，或简写 IIS，是飞利浦在 1986 年定义（1996 年修订）的数字音频传输标准，用数字音频数据在系统内部器件之间传输，例如编解码器 CODEC、DSP、数字输入 / 输出接口、ADC、DAC 和数字滤波器等。I2S 是比较简单的数字接口协议，没有地址或设备选择机制。在 I2S 总线上，只能同时存在一个主设备和发送设备。主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备。在 I2S 系统中，提供时钟（SCK 和 WS）的设备为主设备。图 2 是常见的 I2S 系统框图。在高端应用中，CODEC 经常作为 I2S 的主控设备以精确控制 I2S 的数据流

图 2 常见 I2S 系统框图

I2S 包括两个声道（Left/Right）的数据，在主设备发出声道选择 / 字选择（WS）控制下进行左右声道数据切换。通过增加 I2S 接口的数目或其它 I2S 设备可以实现多声道（Multi-Channels）应用

2.2 信号及时钟 ( BCLK,SCLK, MCLK, WCLK)

在 I2S 传输协议中，数据信号、时钟信号以及控制信号是分开传输的。I2S 协议只定义三根信号线：时钟信号 SCLK、数据信号 SD 和左右声道选择信号 WS。

・ 时钟信号 Serial Clock

SCLK 是模块内的同步信号，从模式时由外部提供，主模式时由模块内部自己产生。不同厂家的芯片型号，时钟信号叫法可能不同，也可能称 BCLK/Bit Clock 或 SCL/Serial Clock

・ 数据信号 Serial Data

SD 是串行数据，在 I2S 中以二进制补码的形式在数据线上传输。在 WS 变化后的第一个 SCK 脉冲，先传输最高位（MSB,Most Significant Bit）。先传送 MSB 是因为发送设备和接收设备的字长可能不同，当系统字长比数据发送端字长长的时候，数据传输就会出现截断的现象 / Truncated，即如果数据接收端接收的数据位比它规定的字长长的话，那么规定字长最低位（LSB: Least Significant Bit）以后的所有位将会被忽略。如果接收的字长比它规定的字长短，那么空余出来的位将会以 0 填补。通过这种方式可以使音频信号的最高有效位得到传输，从而保证最好的听觉效果。

√ 根据输入或输出特性，不同芯片上的 SD 也可能称 SDATA、SDIN、SDOUT、DACDAT、ADCDAT 等；

√ 数据发送既可以同步于 SCK 的上升沿，也可以是下降沿，但接收设备在 SCK 的上升沿采样，发送数据时序需考虑

・左右声道选择信号 Word Select

WS 是声道选择信号，表明数据发送端所选择的声道。当：

√ WS＝0，表示选择左声道

√ WS＝1，表示选择右声道

WS 也称帧时钟，即 LRCLK/Left Right Clock。WS 频率等于声音的采样率。WS 既可以在 SCK 的上升沿，也可以在 SCK 的下降沿变化。从设备在 SCK 的上升沿采样 WS 信号。数据信号 MSB 在 WS 改变后的第二个时钟（SCK）上升沿有效（即延迟一个 SCK），这样可以让从设备有足够的时间以存储当前接收的数据，并准备好接收下一组数据。

Master Clock

在 I2S/PCM 接口的 ADC/DAC 系统中，除了 SCK 和 WS 外，CODEC 经常还需要控制器提供 MCLK (Master Clock)，这是由 CODEC 内部基于 Delta-Sigma (Δ∑) 的架构设计要求使然。MCLK 时钟频率一般为 256 WS，具体参考特定器件手册。

Delta-Sigma (Δ∑) 的架构设是什么？

2.3 I2S 操作模式

根据 SD 相对于 SCK 和 WS 位置的不同，I2S 分为三种不同的操作模式，分别为标准 I2S 模式、左对齐模式和右对齐模式：

・I2 Phillips Standard I2S 格式

・Left Justified Standard 左对齐格式

・Right Justified Standard 右对齐格式

I2S 模式属于左对齐中的一种特例，也叫 PHILIPS 模式，是由标准左对齐格式再延迟一个时钟位变化来的。时序如图 3 所示，左声道的数据 MSB 在 WS 下降沿之后第二个 SCK/BCLK 上升沿有效，右声道数据的 MSB 在 WS 上升沿之后第二个 SCK/BCLK 上升沿有效。

图 3 I2S PHILIPS 模式

标准左对齐较少使用，图 4 为左对齐时序图，和 PHILIPS 格式（图 3）对比可以看出，标准左对齐格式的数据的 MSB 没有相对于 BCLK 延迟一个时钟。左对齐格式的左声道的数据 MSB 在 WS 上升沿之后 SCK/BCLK 的第一个上升沿有效；右声道的数据 MSB 在 WS 下降沿之后 SCK/BCLK 第一个上升沿有效。标准左对齐格式的优点在于，由于在 WS 变化后的第一个 SCK 上升沿就开始采样，它不需要关心左右声道数据的字长，只要 WS 的时钟周期足够长，左对齐的方式支持 16-32bit 字长格式。

图 4 左对齐操作模式

标准右对齐也叫日本格式，EIAJ (Electronic Industries Association of Japan) 或 SONY 格式，图 5 为右对齐时序图。右对齐格式左声道的数据 LSB 在 WS 下降沿的前一个 SCK/BCLK 上升沿有效，右声道的数据 LSB 在 WS 上升沿的前一个 SCK/BCLK 上升沿有效。相比于标准左对齐格式，标准右对齐的不足在于接收设备必须事先知道待传数据的字长。这也解释了为什么许多 CODEC 都会提供多种右对齐格式选择功能。

图 5 左对齐操作模式

SCLK 的计算:

采样频率为 8K Hz, 声道选择信号也必须为 8K Hz, 声道的量化深度为 16bit, 则：SCK = 8K 2 16.SCLK 又称 BCLK 即每一个 bit 位都需要一个时钟.

3 PCM 接口

3.1 PCM 简介

PCM (Pulse Code Modulation) 是通过等时间隔（即采样率时钟周期）采样将模拟信号数字化的方法。图 6 为 4 bit 采样深度的 PCM 数据量化示意图。

图 6 4-bit PCM 的采样量化

PCM 数字音频接口，即说明接口上传输的音频数据通过 PCM 方式采样得到的。在音频领域，PCM 接口常用于板级音频数字信号的传输，与 I2S 相似。PCM 和 I2S 的区别于数据相对于帧时钟（FSYNC/WS）的位置、时钟的极性和帧的长度。其实，I2S 上传输的也是 PCM 类型的数据，因此可以说 I2S 不过 PCM 接口的特例。相比于 I2S 接口，PCM 接口应用更加灵活。通过时分复用（TDM,Time Division Multiplexing）方式，PCM 接口支持同时传输多达 N 个（N>8）声道的数据，减少了管脚数目（实际上是减少 I2S 的 “组” 数，因为每组 I2S 只能传输两声道数据嘛）。TDM 不像 I2S 有统一的标准，不同的 IC 厂商在应用 TDM 时可能略有差异，这些差异表现在时钟的极性、声道配置触发条件和对闲置声道的处理等。一般在应用 PCM 音频接口传输单声道数据（如麦克风）时，其接口名称为 PCM；双声道经常使用 I2S；而 TDM 则表示传输两个及以上声道的数据，同时区别于 I2S 特定的格式。

3.2 信号及时钟

PCM 接口与 I2S 相似，电路信号包括：

・PCM_CLK 数据时钟信号

・PCM_SYNC 帧同步时钟信号

・PCM_IN 接收数据信号

・PCM_OUT 发送数据信号

根据有效数据相对帧同步时钟 FSYNC 的位置，TDM 分两种基本模式：

・Mode A: 数据在 FSYNC 有效后，BCLK 的第 2 个上升沿有效（图 7）

・Mode B: 数据在 FSYNC 有效后，BCLK 的第 1 个上升沿有效（图 8）

图 7 TDM Mode A

图 8 TDM Mode B

・长帧同步 Long Frame Sync

・短帧同步 Short Frame Sync

长帧同步，短帧同步时序模式如下图 9 和图 10 所示。

注：

a. 长帧同步，如图 9 所示，FSYNC 脉冲宽度等于 1 个 Slot 的长度。Slot 在 TDM 中表示的是传输单个声道所占用的位数。如图 9 所示 TI McASP 接口的 TDM 包括 6 个 Slots，即它最多可包括 6 声道数据。注意，slot 的位数并不一定等于音频的量化深度。比如 Slot 可能为 32 bit，其中包括 24 bit 有效数据位（Audio Word） + 8 bit 零填充（Zero Padding）。不同厂商对 slot 叫法可能有所区别，比如 Circus Logic 称之为 Channel Block；