- 博客(63)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 7 FDMA LOOP
之前使用了XILINX提供的DMAIP做了一个小实验，完成了PL和PS端通过DDR的方式进行数据交互，但是只能在XILINX的器件上使用，如果在一些国产FPGA板卡使用的话还需要使用的自己的IP,幸运的是，MLK团队他们的FDMA造福无数人，代码质量比较优秀，于是在网上找到一个FDMA3.2版本的进行一个测试，完成LOOP的功能既然要实现LOOP的功能就需要有一个临时存储空间来存储数据uiFDMAIP使用的MLK的RTL封装单独讲。
2025-01-17 18:52:19
1095
原创 5-3 自定义Interface BUS
在进行BD设计的时候，如果模块的端口比较多，但是又想像AXI总线那样封装成总线而且那在另一端也有的对应的端口连接，那么就可以的封装成BUS的方式降低人工连线的复杂度，使用BD设计中自动连线完成，这就是本日记的目的。本次记录建立在5-1创建和打包AXIInterfaceIP这篇日记操作之上。
2025-01-17 18:38:14
483
原创 5-2 User Inteface BUS MAP
在进行BD设计的时候，如果模块的端口比较多，但是又想像AXI总线那样封装成总线而且那在另一端也有的对应的端口连接，那么就可以的封装成BUS的方式降低人工连线的复杂度，使用BD设计中自动连线完成，但是如何确保自动连线的正确性就是这个日记的目的因此主要记录在使用VIVADO打包IP的时候遇到的端口封装成BUS是遇到问题，**做映射的目的就是为了能够在BD设计中确保自动连线的正确性，**或者你将端口引出，自己的代码中连线(之前一直这样干)本日记主要记录两种端口映射方式。
2025-01-17 18:32:10
617
原创 4 AXI USER IP
使用AXIInterface封装IP，并使用AXIInterface实现对IP内部寄存器进行读写实现控制LED的demo，这个demo是非常必要的，因为在前面的笔记中基本都需哟PS端与PL端就行通信互相交互，在PL端可以通过中断的形式来告知PS端一些事情，或者PS端时刻盯着某个寄存器等着PL端告诉他一些事情，但是这个这个过程比较独占CPU资源的，一般使用中断的方式；但是PS端比较方便的就是通过读写寄存器的方式控制PL端的操作，而且是要通过AXI接口，因此这个demo比较重要。
2025-01-17 18:09:59
591
原创 3 AXI-UART
本日记尝试去使用ZCU106开发板PL端的串口资源，使用过ZCU106开发板的都知道，板子上只提供了一个串口接口和一个JTAG接口，但是手册上说串口接口支持四个串口模式，因此这次做个尝试，结果是成功的。又由于是个尝试，没有使用自己写的UART, 为了快速验证使用AXI UART IP，毕竟UART串口的的RTL实现不是什么困难的事情。
2025-01-16 17:45:49
877
原创 2 AXI-GPIO
主要记录的还是中断的使用，因为我认为中断在我后面的设计中将会发挥它的重要性，同时设计慢慢会倾向于PL端设计，使用的是AXI GPIO IP进行写一个小的demo，因为之前做了有将近几年记得FPGA设计(如果本科瞎搞的也算的话，吹个牛：本科的fpga实验课每次都是第一个提前下课的)，zcu106开发版，sw15 pushbutton每按下一次，打印一次结果，LED也变换状态。
2025-01-16 17:20:08
900
原创 1-1 SDK LED 测试
本日记记录在使用zcu106进行开发中，对外设IO进行测试的demo，由于不是初学者省略了如何使用VITIS进行创建应用程序的过程。
2025-01-16 16:19:09
806
原创 1 使用EMIO
在ZCU106手册中写到，用户可用的USER IO大部分在PL端，包括LED, PUSHBUTTOPN, DIP switch; 因此我们只能使用PL端的资源，也就是EMIOGPIO 引脚号分配PS 端GPIO相关寄存器(X : BANK 编号0-5)PL 端 EMIO输出 LED：(ug1244- p88)输入 pushbutton / DIP switch: （刚244- p88）给出了映射到的PL的IO引脚和电平标准这里我关闭了一切外接端口注意修改为图示如图示，使用三个GPIO EMIO过程省略
2025-01-16 16:03:09
1129
原创 9 function函数
定义函数my_function() { echo "Hello, World!"}调用函数my_function带参数的函数greet() { local name=$1 echo "Hello, $name!" # 可以写入各种linux命令}greet "world"
2025-01-13 16:14:01
213
原创 6 log 重定向
tee 命令tee 命令：用于将输出同时写入文件和显示在终端。可以处理标准输出和标准错误输出。使用 -a 选项可以将输出追加到文件末尾。将输出写入文件并显示在终端：echo "This is a log message" | tee logfile.log将输出追加到文件并显示在终端：echo "This is another log message" | tee -a logfile.log>> 命令>> 操作符：用于将输出追加到文件
2025-01-10 17:14:10
311
原创 6 log 重定向
可以实现将输出同时写入文件和显示在终端的效果。以下是一个示例，展示如何使用。你可以使用这些文件描述符来重定向不同的输出流。要将脚本中的输出重定向到日志文件，可以使用。只能处理标准输出或标准错误输出中的一种。标准输出和标准错误输出都被写入到。标准错误输出重定向到标准输出。不会将输出显示在终端。
2025-01-10 17:13:16
342
原创 1 XDMA IP介绍
关于XDMA IP介绍的介绍无非就是参考手册，我也看了一些手册，对于特定型号的IP其配置页面大差不差，代表的意思也是大差不差，所以在IP核介绍这里，就推荐大佬的文章，这个文章也是我的入门的文章，个人感觉对于7系列的IP介绍是比较全的了。后面我会根据实际使用情况表述使用现象，也会对一些其他FPGA板卡进行介绍，也会包括部分国产FPGA的IP介绍。这是大佬文章的链接:一文搞懂XDMA核详细配置，手把手教你学会用IP，让你不在挠头。
2025-01-10 13:49:24
655
原创 0 XDMA思维导图
主要是梳理一下之前在使用XILINX XDMA开发一些应用的时候学习到的知识，在这个过程中看了很多手册，也踩了不少的坑，归根到底是对知识的欠缺，理解的不够，为了方便后面查阅，梳理了关于PCIE以及XILINX XDMA的有关知识和细节
2025-01-10 11:50:06
147
原创 8.zynq编译应用程序
## MPsoc开发应用的三种方法- 方法一：使用petalinux工具- 方法二： 使用vitis工具- 方法三：***使用SDK工具***
2024-12-25 20:30:00
846
原创 3. FPGA内部存储资源
在FPGA内部主要存储资源位RAM和DDR寄存器和SDRAM不同，FPGA内部的RAM类似与SRAM，写入和写出基本在一个时钟就能搞定，然而SDRAM需要做预充电，行开启，列开启等一系列操作，所以RAM的效率比较高。
2024-12-25 17:22:38
561
原创 7. petalinux 根文件系统配置（package group）
包含与显示和调试相关的软件包,如图形驱动、调试工具等,用于支持显示和调试功能。包含 GStreamer 多媒体框架相关的软件包,用于支持音视频的处理和播放。包含 OpenAMP 框架相关的软件包,用于支持异构多处理器系统的通信和协作。包含多媒体相关的软件包,如编解码器、多媒体框架等,用于支持丰富的多媒体功能。包含与音频相关的软件包,如音频驱动、音频库等,用于支持音频功能的开发。包含与系统更新和引导相关的软件包,用于支持系统的升级和引导过程。包含网络调试相关的软件包,用于支持网络功能的开发和调试。
2024-12-25 15:11:44
755
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人