【FPGA】always (*) 后代码全部显示注释字体的颜色之解决方法

风雨也无晴

于 2015-08-26 09:44:05 发布

阅读量4.2k

点赞数 2

分类专栏：【 FPGA 】文章标签： Verilog ISE

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/scottly1/article/details/47834773

版权

ISE或UE等其他编辑器中， always (*) 后代码全部被注释。

或者说显示注释的字体颜色，看起来不方便。

解决方法：

删除 verilog 2001.uew中的 Block Comment On Alt = (* Block Comment Off Alt = *) 后

最低0.47元/天解锁文章

评论 2

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。