范明慧-CSDN博客

原创 AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）

AXI Memory Mepped To PCIe核官方例程仿真学习（FGPA作为RC端）

2024-08-05 22:39:49 1776 1

原创通过AXI4-Lite总线，实现PL和PS数据交互

2，选择具有AXI4接口，并取名，确定保存位置3，接口类型----Lite，接口模式----Slave，位宽32bit，之后Edit IP，Finish。

2024-01-17 17:12:36 2483

原创 NVMe事务层学习（二）

（Subordinate Bus Number），则表明该事务要传给下一级,的交换机设备，由下一级交换机继续进行。

2023-11-03 10:20:56 115

由于 PCIe 规定中包的长度必须是与 DW 对齐的，即在 PCIe 规范中，事务包的大小必须是 DW 的整数倍，因此第一个 DW 和最后一个 DW 可能会出现无效数据位。当一个设备要对另一个设备进行读写操作时，该设备要首先按照事务类型的不同，向对端设备发出相应的 TLP 包，而对端设备在接收到 TLP 包后，通过 Completion 包返回数据或一些。Posted 类事务，事务的发送端设备向接收端设备发出一个请求事务包，接收端在收到事务包后，不用向发送端返回相关信息。

2023-10-18 21:13:20 1301 1

原创 FPGA_格雷码与二进制互换

格雷码：从一个数变为相邻的一个数时，只有一个数据位发生跳变，由于这种特点，就可以避免二进制编码计数组合电路中出现的亚稳态。避免亚稳态常用于通信，FIFO或者 RAM 地址寻址计数器中。

2023-10-07 17:12:14 644 1

AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）仿真波形文件

2024-08-02

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

qq_61486136的博客

原创 AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）

原创 DDR官方例程读写仿真记录

原创通过AXI4-Lite总线，实现PL和PS数据交互

原创 NVMe事务层学习（二）

原创 NVMe事务层学习（一）

原创 FPGA_格雷码与二进制互换

AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）仿真波形文件

空空如也

原创 AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）

原创 DDR官方例程读写仿真记录

原创 通过AXI4-Lite总线，实现PL和PS数据交互

原创 NVMe事务层学习（二）

原创 NVMe事务层学习（一）

原创 FPGA_格雷码与二进制互换

AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC） 仿真波形文件

空空如也

原创通过AXI4-Lite总线，实现PL和PS数据交互

AXI Memory Mepped To PCIe 核官方例程仿真学习记录（RC）仿真波形文件