
模块设计
文章平均质量分 62
且听风吟567
这个作者很懒,什么都没留下…
展开
-
深度为16,位宽8bit的单端口SRAM——学习记录
【代码】深度为16,位宽8bit的单端口SRAM——学习记录。原创 2025-04-15 16:56:18 · 304 阅读 · 0 评论 -
8点FFT设计
参考资料:原创 2024-04-06 11:11:38 · 1736 阅读 · 0 评论 -
UART设计
由于数据是在传输线上定时的,并且每一个设备有其自己的时钟,很可能在通信中两台设备之间出现了小小的不同步。起始位:每开始一次通信时发送方先发出一个逻辑0的信号,表示传输字符的开始。(因为总线空闲时为高电平,所以开始一次通信时先发送一个明显区别于空闲状态的信号,即低电平)数据位:起始位之后就是我们所要传输的数据,数据位可以是5,6,7,8,9位等,构成一个字符。常见的波特率为:1200、2400、4800、19200、38400、57600、115200。其中n个数据位:通常为8位,即1个字节。原创 2024-04-02 16:15:07 · 1456 阅读 · 0 评论 -
流水灯设计
【代码】流水灯设计。原创 2024-03-30 21:11:22 · 133 阅读 · 0 评论 -
异步FIFO设计
同步后的写指针与读指针进行比较,如果它们相等或满足其他预定的条件,就表明FIFO为空,从而产生空逻辑信号。产生空状态信号时,实际FIFO中有数据,相当于提前判断了空状态信号,此时不再进行读FIFO数据操作也是安全的。此时经常使用多余的1bit分别当做读写地址的拓展位,来区分读写地址相同的时候,FIFO的状态是空还是满状态。(格雷码是一种二进制编码方式,其相邻的两个数值只有一个位的差异,这种特性使得格雷码在变化时只涉及到一个位的翻转,从而减少了由于多位同时变化可能带来的不稳定性和错误。原创 2024-03-30 15:33:13 · 828 阅读 · 0 评论