CUDR_Fetch 和 Cascade

[align=center][size=x-large][b][color=red] CUDR_Fetch 和 Cascade[/color][/b][/size][/align]


1.Fetch的作用:在联接查询中,它是一次性的将两张表的作为一张表,全部
加载;fetch用于查找同步,cascade用于增删改同步

fetch 和 lazy 主要是用来级联查询的(load get), 而 cascade 和 inverse 主要是用来级 联插入和修改的 .

2.例子:

group类
@OneToMany(mappedBy="group",cascade={CascadeType.ALL},fetch=FetchType.LAZY) //OneToMany 默认fetch为LAZY 当查询小组时,不会从user表里查询出该小组的所有组员,当group.getUsers().get(0).getName()此时ORM框架会向数据库发出查询语句
public Set<User> getUsers() {return users;}


user类
@ManyToOne(cascade={CascadeType.ALL},fetch=FetchType.EAGER) //ManyToOne 默认Fetch为EAGER 当查询的时候会把该user所在的小组也查询出来
public Group getGroup() { return group;}

CRUD即create(创建)、Read/Retrieve(读取)、Update(更新)和Delete(删除)
Cascade用于设置CUD
Cascade.all在所有情况下级联。
Cascade.MERGE合并 save update
Cascade.PERSIST保存
Cascade.REFRESH刷新
Cascade.REMOVE删除
Fetch用于设置R
Fetch.EAGER主动的积极
Fetch.LAZY懒

3.cascade不管读,fetch管读 ,fetch:lazy和eager,只是取得早晚问题,用到的时候一定能取得
在一对多双向关联时
读少的一方时,里面存的多的不会自动加载,lazy
读多的一方时,里面存的少的会自动加载,因为它少eager


[size=medium][color=darkred][b]4.重要结论 [/b][/color][/size]
要想关联,得设置好对象的关联
从多端user保存,先手工保存dept,否则抛TransientObjectException异常。
除非设置cascade属性
从一端保存,除非设定mappedBy并且设定CascadeType.ALL并且从两端
正确设定关联关系,否则不会自动级联保存User
双向关系需加入mappedBy
Cascade有5种:[color=red]ALL、MERGE、PERSIST、REFRESH、REMOVE[/color]
Cascade并非不用不可。
Cascade不影响[color=red]读取[/color],只影响[color=red]对象的持久化[/color](添加,删除,修改)
Fetch有2种:[color=red]EAGER LAZY[/color],
多端默认是[color=red]EAGER[/color],一端默认是[color=red]LAZY[/color]
Fetch影响读取
Session关闭,lazy就不好使了
EJB3为延迟加载和获取模式提供了fetch选项,而Hibernate 这方面提供了更丰
富的选项集.为了更好的调整延迟加载和获取策略,Hibernate引入了 一些附加
的注解:
@LazyToOne:
@LazyCollection:
@Fetch:
JPA的Fetch,既管延迟加载的事情,又管抓取策略的事情。
延迟加载:sql语句尽量晚发出
 抓取策略:靠什么样的sql,找到关联的对方
以下是重新表述后的内容: 单周期 MIPS CPU 的微程序地址转移逻辑设计:在单周期 MIPS CPU 架构中,微程序地址转移逻辑是关键部分。它负责根据当前微指令的执行情况以及 CPU 内部的各种状态信号,准确地计算出下一条微指令的地址。这一逻辑需要综合考虑指令类型、操作完成情况、是否发生异常等多种因素,以确保微程序能够按照正确的顺序逻辑进行执行,从而实现 MIPS 指令的准确译码与控制。 MIPS 微程序 CPU 的设计:设计一款基于微程序控制的 MIPS CPU,其核心在于构建微程序控制器。该控制器通过存储微指令序列来实现对 CPU 各部件的控制。微指令中包含对数据通路操作的控制信号以及微程序地址转移信息。在设计过程中,需要精心设计微指令格式,使其能够高效地表示各种操作控制信息,同时合理安排微指令存储器的组织结构,确保微指令的快速读取与准确执行,从而实现 MIPS 指令集的完整功能。 MIPS 硬布线控制器的状态机设计:在采用硬布线控制方式的 MIPS CPU 中,状态机是控制器的核心组成部分。状态机根据输入的指令操作码、状态信号等信息,在不同的状态之间进行转换。每个状态对应着 CPU 在执行一条指令过程中的一个特定阶段,如取指、译码、执行、访存等。状态机的设计需要精确地定义各个状态的转换条件以及在每个状态下输出的控制信号,以确保 CPU 能够按照正确的时序逻辑完成指令的执行过程。 多周期 MIPS 硬布线控制器 CPU 设计(排序程序):设计一款多周期 MIPS 硬布线控制器 CPU,用于运行排序程序。在这种设计中,CPU 的每个指令执行周期被划分为多个子周期,每个子周期完成指令执行过程中的一个特定操作。硬布线控制器根据指令操作码当前周期状态,生成相应的控制信号来协调 CPU 数据通路的操作。针对排序程序的特点,需要优化控制器的设计,合理安排指令执行的周期划分
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值