lybinger-CSDN博客

原创 OVM学习--持续更新

记录学习ovm的心得。

2015-07-08 13:07:54 1774

原创 SystemVerilog学习心得【持续更新】

Elaboration是个什么过程？语义分析(parsed)完之后，在进行simulation之前，需要确保RTL中各modules已被定义，并且处理模块之间的参数传递，这个过程就是elaboration. 4-state data typeslogic reginteger time 2-state typesbit int signed data type

2015-06-09 10:15:26 7247

pcie gen6 equalization

介绍pcie gen6中物理层的变化，着重介绍gen6 equalizaiton.

2022-06-09

3_NCB-PCI_Express_Base_4.0r0.5_February6-2015_30

pcie 4.0 specification

2017-07-12

Addison.Wesley.PCI.Express.System.Architecture

很好的PCIE学习资料。

2017-07-12

PCI_Express_Base_r3.0_10Nov10

pcie 3.0 specification

2017-07-12

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人