
FPGA
linkcli
这个作者很懒,什么都没留下…
展开
-
## Verilog分频公式,即把高频率降成低频率的公式
Verilog分频公式,即把高频率降成低频率的公式F (高频率) /F(低频率)/2举个例子:将1M分频成10K ,怎么办呢?1M的周期:1s/1Mhz= 1 10^3ns即数10^3个数产生1 个1Hz的波形10K的周期:1s/10K= 10^5 ns即数10^5个数产生1个1Hz的波形所以想把1M变成10K ,就是每产生一个波形,从数10^35个数就可以啦!用一个计数器把要数的数字s装起来,数字S怎么算?10^3 + 10 ^3 *N= 10^5 //从103开始,每一原创 2021-05-07 21:24:11 · 1649 阅读 · 0 评论 -
# Error loading design ,modelsim运行之后,不出波形,该如何解决?
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能,丰富你的文章UML 图表FLowchart流程图欢迎使用Markdown编辑器你好! 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器,原创 2020-12-04 14:07:04 · 5113 阅读 · 0 评论