- 博客(14)
- 收藏
- 关注
RSS订阅
原创 MATLAB中常用函数
X = ones(sz1,…,szN) 返回由 1 组成的 sz1×…×szN 数组，其中 sz1,…,szN 指示每个维度的大小。例如，ones(2,3) 返回由 1 组成的 2×3 数组。X=randi([10,20],2,4):表示在10与20之间均匀分布2行4列的随机整数数组。1.B = reshape(A, m, n)返回m * n的矩阵 （m:行数,n：列数）b = repmat(a, 3, 1)意为a的内容堆叠在（3x1）的矩阵b中。四、reshape函数。
2024-02-29 16:16:53
787
1
原创 Vivado如何彻底删除ip核再恢复
3 打开 xpr 文件，会自动重新生成 1步骤里被删除的文件夹，并且提示找不到 2步骤里的 ip，将这些 ip 直接删除即可。4重新按原ip核的参数配置一个新的ip核。2 将用不到的 ip 直接删除。
2024-08-29 14:17:59
493
1
原创 matlab常见错误
用于矩阵乘法的维度不正确。请检查并确保第一个矩阵中的列数与第二个矩阵中的行数匹配。要执行按元素相乘，请使用 '.*'。
2024-03-20 16:16:47
1417
1
原创 verilog中parameter与localparam的区别
注意：模块例化时，无论parameter还是localparam都只能赋值一次，例化之后，其值不再发生改变，所以赋值式子右边不能是变量。parameter：用于顶层模块与底层模块之间的参数传递，并行例化的模块也可以使用，相当与全局常量；localparam：仅限于本module内部使用，并行例化的模块不可调用，相当于局部常量。
2024-03-11 16:22:17
955
1
原创 FPGA中的“打拍”
5.需要用到跳变沿的来自不同时钟域的输入，需要用到3个触发器，前两个用以同步，第3个触发器的输出和第2个的输出经过逻辑门来判断跳变沿。2.来自异步时钟域的输入需要寄存一次以同步化，再寄存一次以减少亚稳态带来的影响。3.不需要用到跳变沿的来自同一时钟域的输入，没有必要对信号进行寄存。4.需要用到跳变沿的来自同一时钟域的输入，寄存一次即可。1.全局时钟的跳变沿最可靠。
2024-03-07 14:12:44
345
原创 RAM小记
中读出数据， 其读写速度是由时钟频率决定的。ram 主要用来存放程序及程序执行过程中产生的中间数据、 运算结果等。ram 的英文全称是 Random Access Memory，即随机存取存储器， 它可以随时把数据写入。的储存单元，也可以随时从。
2024-03-06 20:44:30
122
原创 VIVADO错误：module XXX ignored due to previous errors
2.语句结束时没有;1.在模块中begin与end不对应。3.使用错误的变量名称。
2024-03-06 16:01:48
2107
原创 verilog case，if语句情况不全包含会生成锁存器
见文章：verilog case，if语句情况不全包含会生成锁存器_组合逻辑中的case-CSDN博客
2024-03-05 21:55:36
310
原创 vivado报错-ERROR: [Common 17-39] ‘program_hw_devices‘ failed due to earlier errors
这是因为你创建工程时选的型号和连接的开发板型号不同所导致的。
2024-03-05 14:57:00
3413
原创 DDS输出为数字信号或者为非正弦波形
这种情况右键该信号，选择Waveform Style，将Digital(数字)改为Analog(模拟)这时要将radix的Default改为Signed Decimal。最近在熟悉dds的使用，结果发现仿真的输出有问题，是数字信号。但接下来又会发现波形不是想要的正弦波或者其他波形，如下图。然后就可以正常显示波形了。
2024-01-11 16:51:04
578
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人