lengxuemo的专栏

Linux环境下SVN的使用及tkdiff工具的配合使用

Linux环境下UEX的使用

问题描述：数字芯片设计完成后会生成一个网表给到前端工程师，当芯片回样发现有bug，想要做ECO就需要找到对应电路，此时想要用DC直接打开网表看电路。方法如下：1.首先设置DC的.synopsys.dc.setup,设置成自己项目用到的lib2.读入网表此时读入网表后是没有项目显示的3.set current design这步完成后才会显示项目这时就可以打开相应的电路图进行debug了，第三步是关键的一步，不然虽然读入网表但是打不开电路图。.

背景：对数字芯片进行scan chain测试时会有两种方式，一种是CP测试，一种是FT测试。CP测试可以理解成封装前裸die的测试，FT测试是封装后整颗芯片的测试。想要在FT测试时对数字芯片做scan chain的测试，就需要把多余的port删除。因为不会把所有的数字部分的电路port封装出来。处理方法：1.首先，需要具备的文件：.SPF文件（DC综合生成的）；网表文件（PR后的.V）；spfgen.pl文件(Synopsys安装包里面可以找到)。2.然后，修改网表文件，一般数字PR后的网表包含