关于高速运放的一些教训

之前用了ADA4807这款运放做基准电压的滤波，我看到手册上写的，需要将运放下面的覆铜，包括地平面，电源平面全部挖空，于是我就这么干了，做好板子之后，测试发现基准电压抖动很厉害，大概是500uVpp，按手册基准电压芯片的手册，这个电压最大波纹不会超过10uVpp，用示波器查看，发现在100Mhz以上有强烈的信号，大概在120Mhz以上，示波器带宽受限，只能看个大概。这让我非常的奇怪，一切都按手册在做，结果却不理想。

后来我仔细找了一下bug，发现基准电压芯片在产生基准电压的时候没有问题，波纹非常小，pwm控制固态继电器产生调制电压的时候问题也不大，有4k左右的开关波纹，没有观察到高频噪音，但是在滤波之后，这个高频噪音出现了。基本上可以确定是运放这部分出了问题。

我强烈的怀疑是覆铜挖空引起的，因为我之前做的板子（采用的其他运放）保持了地平面和电源平面的完整，在解决了数字地和模拟地连接的问题之后，输出的波纹已经很小了（100uVpp），采用高速运放是因为想提升压摆率，进一步的减少噪音，尽可能的接近基准芯片的水平。于是重新画了板子，将地平面和电源平面补充完整。并且在表层覆铜接地尽可能的将运放包围起来。

重新做了板子之后，问题得已解决。自己后来反思了一下，挖空覆铜的本意是提高运放的带宽，因为引脚这些会和地平面电源平面形成分布电容，高速信号会被衰减，而我的设计目的是滤波，而且属于低频的滤波，因此，保持地平面和电源平面反而有益于降噪，减少空间电磁波的干扰。

结论：是否挖空高速运放下面的覆铜，取决于运放的功能。不能一概而论。