CSDN1013的博客

PartNumber Density Org. Speed Voltage Temp. Package K4UBE3D4AM-GFCL 32Gb x32 4266Mbps 1.8/1.1/0.6V -40~95°C 200FBGA K4U6E3S4AM-GFCL 16Gb x32 4266Mbps 1.8/1.1/0.6V -40~95°C 200FBGA...

转载自：https://www.xuebuyuan.com/3233906.htmlWhat's the ZQ Calibration command?It's used to calibrate DRAM Ron & ODT values. In normal operation, the DDR3 SDRAM needs longer time to calibrate output driver and on-die termination circuits at initia

如下内容包含三个主题：1. 显示分辨率对应的Framebuffer所占用的内存大小2. 显示分辨率占用的带宽是多少3. 内存带宽的计算常见分辨率对应的内存大小：计算方法：单个framebuffer占用内存 = H_Active * V_Active * Memroy bpp例如：800（H_Active）* 600（V_Active）* 32 bpp / 8 = 1920KB常见分辨率占用的内存带宽计算：最大内存带宽占用（MBps）= (bpp)/8 * Pix...

SoC与SPI器件的连接方式推荐为:1. 通常情况下串接电阻需要靠近输出端的Pin脚，所以：SPI_CLK, SPI_CS, SPI_MOSI的串接电阻需要靠近SoC, SPI_MISO的串接电阻需要靠近SPI器件。

JTAG有10pin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不同，但是其中有一些引脚是一样的，各个引脚的定义如下。一、引脚定义Test Clock Input (TCK) -----强制要求1TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。Test Mode Selection Input (TMS) -----强制要求2TMS信号在TCK的上升沿有效。TMS在IEEE1

Feature两个Channel，每个Channel有8个Bank。对于command和address，采用SDR传输减少总引脚数量。所有的command和address在CLK上升沿锁存。每两个时钟周期传输一个command对于数据线，采用DDR传输。每个CLK周期有两次数据访问差分时钟输入（CK_t,CK_c）双向差分DQS信号可编程的RL,WL（读延时，写延时）DMIBurst Length: 16,32,On-the-fly(16 or 32 sequentia...