Xilinx FIFO使用小结

mail-mail

于 2024-04-03 15:34:52 发布

阅读量370

点赞数 1

分类专栏： FPGA 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/crjmail/article/details/137347236

版权

FPGA 专栏收录该内容

60 篇文章

订阅专栏

本文介绍了在FPGA设计中，BRAM和DRAM在存储资源上的区别，包括BRAM作为定制RAM的特性，以及何时选择BRAM或DRAM取决于设计需求。同时提到了Xilinx的VivadoFIFOIP核的使用注意事项。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1,物理上看，bram是fpga中定制的ram资源，dram就是用逻辑单元拼出来的。
2，较大的存储应用，建议用bram；零星的小ram，一般就用dram。但这只是个一般原则，具体的使用得看整个设计中资源的冗余度和性能要求
3，dram可以是纯组合逻辑，即给出地址马上出数据，也可以加上register变成有时钟的ram。而bram一定是有时钟的。

Xilinx FIFO使用小结
 vivado的FIFO IP核

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。