FPGA中系统优化的一些基本方法

chenchen410

于 2014-10-23 17:08:41 发布

阅读量1.2k

点赞数 1

分类专栏： Verilog

本文链接：https://blog.csdn.net/chenchen410/article/details/40400609

版权

本文介绍了在FPGA中实现快速人口计数（Population Count）的方法，通过使用LUT来优化复杂计算，例如将36位的位计数问题转化为9个6:3压缩器和一个小的三元加法器的组合。通过这种方式，可以在资源利用和速度上获得显著提升。在Xilinx FPGA中，利用LUT和压缩技术，可以将延迟降低到四层LUT，并在Kintex-7 -1速度等级下运行至550 MHz。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

有时需要进行一些相对复杂些的计算，如乘除取模等，此时当输入数的位宽不是太大时，可以采用LUT(look up table)，这样将复杂运算直接转化成读取LUT，从资源与速度方面都有较大提高。在xilinxFPGA中，提供基本的LUT是六输入，其也可以变成两个五输入。

下面提供一个检测输入数种值为1的位个数的快捷方法：

Quick FPGA Hacks: Population count

Presented at FPL2014 the paper “Pipelined Compressor Tree Optimization using Integer Linear Programming” by Martin Kumm and Peter Zipf, University of Kassel uses clever (Xilinx) slice-wide (four 6-LUTs + CARRY4) based compressors to reduce as many as 12 input bits to 5 sum bits for an efficiency of up to (12-5) / 4 = 1.75 bits/LUT. This reminded me of a nice application of compressors in FPGAs — population count a.k.a. bit count, e.g. determine the number of one bits set in a word — which uses simpler LUT-based (no carry chain) compressors to good effect. I first learned about this approach in some Altera documentation. Using modern FPGAs’ 6-LUTs it

最低0.47元/天解锁文章