Allegro禁布区打过孔或走线消除DRC错误

最新推荐文章于 2025-04-07 14:48:14 发布
最新推荐文章于 2025-04-07 14:48:14 发布
阅读量5.7k 收藏 12
点赞数 3
分类专栏： PCB工程 文章标签： layout
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/adubyron/article/details/106123046
版权

在一些特殊的地方，我们不允许铺铜，但是可以走线和打孔。这时我们想到的是在Allegro区域中画一个Route Keepout区域，来禁止所有的铜与线走进来。如果我们的线走进来，会报DRC错误。那我们怎么反这个错误消灭呢？

第一种：执行Wavie DRC，把允许错误的DRC隐藏起来。

执行Display 》status可以查看隐藏的DRC个数。

第二种：允许在此区域内打孔走线，但不允许铺铜。

执行：Edit》properties命令。Find栏勾选shapes，选择禁止布线区域，系统自动弹出如下窗口：

Allegro中如何在禁止铺铜区打过孔或走线不报DRC错误

【PCB专题】Allegro设置禁止铺铜区域但仍可以走线和打过孔
一点硬件
06-02 2225
在PCB设计中我们有时候需要做一些净空区，但是净空区内有一些走线和过孔。如果使用Route Keepout画一个框的话，那是不允许走线和打过孔的，会报DRC。那么如何才能既禁止区域铺铜，又可以走线和打过孔不报DRC呢？
Allegro 中如何关闭DRC检查
tianpu2320959696的博客
09-21 1万+
setup--constraints--modes--design modes(package)，在这里就能选择关闭package to package的DRC检查了
allegro报错：Shape to Route Keepin Spacing
最新发布
yuanshi_yuan的博客
04-07 289
问题分析：GND层的覆铜边界，是在Keepin层，使用Z-Copy内缩0.508mm的板框；覆铜是以内缩所得的边框进行的，所以就等效于贴边在Keepin的边界上。问题描述：在覆铜后，提示DRC错误：Shape to Route Keepin Spacing。问题解决：将Keepin内缩所得的边框去掉。
Allegro过孔打在焊盘上（via与pad重叠），如何显示DRC错误？
热门推荐
追逐火焰的飞蛾
08-20 2万+
把same net DRC打开，过孔在焊盘上有DRC出现 Set>Constraints...>点击Physical(lines/vias)rule set栏中的set valuses...按钮，将pad/pad direct connect设置成not allowed; Set>Constraints...>点击Physical(lines/vias)rule set栏中的set D
Allegro如何设置过孔打在焊盘上，解决过孔在焊盘上的报错
星河漫漫的博客
01-18 3980
Allegro操作使用教程，设置在焊盘中打过孔
在用ALLEGRO自作PCB时出现过过孔上焊盘而不报错的现象.pdf
05-26
在用ALLEGRO自作PCB时出现过过孔上焊盘而不报错的现象.pdf
kicad 布线起点违反DRC 解决方法
mainbanp
04-11 3015
如题，像下图这种2个焊盘短接的封装我们在使用的时候，会遇到焊盘无法走线。提示“布线起点违反DRC”。在封装属性中添加这两个焊盘的特例，允许被短路。不得不说这个版本使用起来非常好用。kicad 版本 7.0.
Allegro软件相同网络的过孔重叠了需要在哪里进行设置才会产生DRC.docx
04-24
因为在Allegro软件中，默认情况下不会检查相同网络的过孔重叠是否产生DRC错误。 为了解决这个问题，我们需要进行相应的设置，使相同网络的过孔重叠产生DRC错误。下面是具体的操作步骤： 步骤1：打开DRC显示开关 ...
Allegro DRC 错误代码释义
11-13
### Allegro DRC 错误代码释义 #### 概述 Allegro DRC (Design Rule Check) 是 Cadence 公司开发的一款用于检查电路板设计是否符合预设设计规则的工具。它能帮助工程师识别出可能存在的设计缺陷，如间距不足、过孔...
Cadence放置过孔总结：走线过孔、过孔复制和过孔阵列
tj_nonstoper的博客
04-15 1万+
Cadence 17.4 放置过孔总结：走线过孔、过孔复制和过孔阵列
立创EDA过孔无法与导线连接，并提示“请查看白色DRC边框”解决方法
qq_42661012的博客
03-01 1万+
点击要连接的过孔，再点击右侧栏属性–>网络，选择和导线相同的选项即可。点击过孔后再点一下这个小箭头，然后点要连的线，网络就自动更改了。
Cadence Allegro 17.4学习记录开始29-PCB Editor 17.4软件PCB布线状态查验和相关DRC模型的设置，消除
qq_31444421的博客
02-19 1131
Cadence Allegro 17.4学习记录开始29-PCB Editor 17.4软件PCB布线状态查验和相关DRC模型的设置，消除
2022-10-13-allegro中元件重叠DRC报错取消方法
2974786048的专栏
10-13 4022
本文记录allegro16.6版本中，进行layout时，因元器件重叠布局时，软件报DRC错误的解决方法。
43-cadence17.4 allegro过孔重叠的报错设置
weixin_44479192的博客
08-24 2039
cadence17.4 allegro过孔重叠的报错设置
allegro学习之过孔不要打在焊盘上以及不能离焊盘太近以及不要压住丝印
weixin_37879993的博客
09-01 4292
它们三者是互不相容的关系，都不能重叠
2021-10-18 每天几个LCEDA小知识——DRC标记清除
l64481000的博客
10-18 4898
立创EDA专业版之DRC标记清除????DRC标记清除 ????DRC标记清除 在绘制电路板的过程中，DRC是很重要的初步验证电路板绘制是否满足基本规则的工具。在DRC检查之后，除了在下方的日志中展现具体的错误情况外： 还会再PCB中实时进行标记： 不满足绘制规则的，会在DRC后出现黄色的大叉进行标记。 在窗口的下方，点击DRC窗口，点击清除错误可以取消这些DRC错误警报。 另外还可以重新打开该PCB文件，可以发现DRC错误也会全部重置。 ...
Cadence allergo某些器件内部禁止布线解决办法
pengfirefire的博客
03-20 668
点开Color/Visibility 调色盘，选择Area，在Route keepou项目处打勾，显示器件有Route Keepout的区域，Delete 选择Shape，给他删掉，解决问题。
cadence allegro忽略DRC和重新显示已忽略DRC
weixin_43965480的博客
05-14 1万+
cadence allegro忽略DRC和重新显示已忽略DRC 忽略DRC主要有两种情况: 1.这些DRC错误是因为约束管理器的设置不合理，存在不影响制板 2.分批处理DRC，隐藏当前暂时不进行解决的DRC，使得界面更清晰 1.仅忽略单个DRC警告 Find栏勾选DRC errors 光标移至需要隐藏的DRC处右键 点击waive DRC 点击OK 即可忽略该DRC错误并隐藏其显示。 2.重新显示已忽略的DRC警告 按照上图，即可重新显示已经忽略的DRC错误，但并不是不再忽略该DRC！！！ 重新显示
Allegro因为DRC报错无法使用走线居中命令的解决办法
weixin_54787054的博客
02-03 1041
使用居中命令就会出现报错，如图，因为居中后线距离孔的间距仍然不足。在用Allegro做PCB设计的时候，走线居中是非常实用的功能。但是这个功能只能在走线居中不会产生DRC的使用。因为DRC报错无法使用走线居中命令的解决办法。下面介绍遇到这种情况的解决办法，具体操作如下。
Allegro DRC错误代码详解：理解与解决关键
BBVIA错误代码与盲孔/埋孔有关，涉及到设计中的Line（画线）、Pin（元件管脚）、Via（通孔）、Keepin/out（允许区域/禁止区域）、Component（元件层级）、ElectricalConstraint（电气约束）、J-T-Junction（呈现T形...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值