Rocket-Chip功能说明

最新推荐文章于 2025-04-11 12:00:37 发布
最新推荐文章于 2025-04-11 12:00:37 发布
阅读量3.1k 收藏 11
点赞数 1
分类专栏： RISC-V & rocket-chip 文章标签： rocket-chip RISC-V verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a_weiming/article/details/105130810
版权

我根据自己的需求，配置了一个rocket-chip，我需要的硬件功能有以下(源代码为2020.03.17的src文件)：

  1. 指令集支持32位的IMAC，通用寄存器为32个。
  2. 支持4KB-ICache和4KB-DCache。
    https://blog.csdn.net/a_weiming/article/details/115058136?spm=1001.2014.3001.5501
  3. 硬件断点数量为2。
  4. PMP区域为8个。
    https://blog.csdn.net/a_weiming/article/details/115362780?spm=1001.2014.3001.5501
  5. 硬件性能计数器为2个。
    https://blog.csdn.net/a_weiming/article/details/105547789
  6. 带有DCache flush功能。
    https://blog.csdn.net/a_weiming/article/details/116090948?spm=1001.2014.3001.5501
  7. 带有clock gtae功能。
    https://blog.csdn.net/a_weiming/article/details/115188536?spm=1001.2014.3001.5501
  8. 乘法器为pipeline形式。
    https://blog.csdn.net/a_weiming/article/details/110779020
  9. local interrupt为16个。
    https://blog.csdn.net/a_weiming/article/details/106390615
  10. PLIC入口2个。
    https://blog.csdn.net/a_weiming/article/details/106246629
  11. 带有CLINT中断。
    https://blog.csdn.net/a_weiming/article/details/106911288
  12. 带有JTAG DEBUG接口。
  13. 带有frontend接口(AXI4/AHB)。
    https://blog.csdn.net/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  14. 带有memory接口(AXI4/AHB)。
    https://blog.csdn.net/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  15. 带有mmio接口(AXI4/AHB)。
    https://blog.csdn.net/a_weiming/article/details/115738002?spm=1001.2014.3001.5501
  16. 带有rom。
    https://blog.csdn.net/a_weiming/article/details/105304887
  17. 带有ROCC接口。
    https://blog.csdn.net/a_weiming/article/details/111600428
    https://blog.csdn.net/a_weiming/article/details/111658564
    https://blog.csdn.net/a_weiming/article/details/112853517
    https://blog.csdn.net/a_weiming/article/details/113359605
    https://blog.csdn.net/a_weiming/article/details/113866679
    https://blog.csdn.net/a_weiming/article/details/114228002
    https://blog.csdn.net/a_weiming/article/details/114411409

最后生成的文件有以下内容：
在这里插入图片描述
图中，蓝色箭头的是我们的rocket-chip主体RLT，黑色箭头的是外接的SRAM文件，红色箭头的是设备文件(后缀是.dts)，可以看到我们的一些硬件配置内容。下面对*.dts文件进行解释。
在这里插入图片描述
在这里插入图片描述
具体的说明大家看图吧。

接下来看一下RTL的层次结构和部分端口内容：
在这里插入图片描述
这份RTL的下载链接：
https://download.csdn.net/download/a_weiming/12273606
后面可能会有其他版本的更新。

后面我们会对这些功能进行一一解说，并配合实例进行具体说明。

Rocket:Chip实现商用级SoC
AI天才研究院
09-11 3279
作者：禅与计算机程序设计艺术 1.简介 Rocket:Chip 是一个开源项目，主要目标是在商用领域推广应用级计算IP核和系统处理器。其开源的SoC架构可用于低功耗、高性能的商用级系统设计和开发。Rocket:Chip 由美国芯片代工厂 ICEPOWER 提供支持，包括自己的编译工具链和软件工具集。 R
Rocket核心流程源码分析
业精于勤，荒于嬉
08-08 806
一、源码环境搭建 1.源码拉取 RocketMQ的官网源码地址：http://rocketmq.apache.org/dowloading/releases/ RocketMQ的官方Git仓库地址：https://github.com/apache/rocketmq/ 本文以4.7.1版本为例进行分析，下载完成后，需要对其进行编译： mvn clean install -Dmaven.test.skip=true 代码结构如下： 2.源码启动 2.0 修改配置文件 先在项目目录下创建一个conf目录，并
Rocket Chip 介绍
Leo ICer的博客
01-13 2230
Rocket Chip 是基于 Chisel 开发的一款开源的 SoC 生成器，具有可综合的RTL。通过配置可以生成两种基于 RISC-V 指令集的通用处理器就。Rocket-Chip 中有两种处理器，其中顺序执行的是 Rocket，乱序执行的叫 BOOM。 Rocket-Chip 最重要的特性是可配置，它是一个 CPU 生成器，而非单一的 CPU，可以根据不同的配置生成不同的 CPU。Rocket-Chip 还支持使用扩展指令实现定制加速器，因此可以通过相应的配置来生成不同的 SoC。整个 Rock.
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计
gitblog_00046的博客
03-22 792
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计 rocket-chip 项目地址: https://gitcode.com/gh_mirrors/roc/rocket-chip ...
rocket-chip：一款强大的RISC-V核心生成器
最新发布
gitblog_00461的博客
04-11 575
rocket-chip：一款强大的RISC-V核心生成器 rocket-chip Rocket Chip Generator 项目地址: https://gitcode.com/gh_mirrors/ro/rocket-chip ...
RocketChip
qtxzh的博客
08-22 703
文章目录LazyModuleBareSubsystemBaseSubsystemRocketSubsystemExampleRocketSystemConfig LazyModule RocketChip中所有电路模块都是LazyModule的子模块。 BareSubsystem BareSubsystem是所有子系统类层次的根。 BareSubsystem在LazyModule的基础上混入了BindingScope来支持设备树的生成。 BaseSubsystem BaseSubsystem是一个尚未添加外
探索未来计算的新星：Rocket Chip
gitblog_00038的博客
04-25 447
探索未来计算的新星：Rocket Chip 项目地址:https://gitcode.com/gh_mirrors/rock/rocket-chip 是一个开放源代码的RISC-V架构SoC（系统级芯片）设计项目，由Free Chips Project发起并维护。它为研究、教育和创新提供了灵活且高性能的平台，允许开发者自定义处理器核心、内存层次结构和其他关键组件。 技术分析 Rocket Chip...
rocket-chip_20.03.26.rar
03-26
rocket-chip RTL，带有以下功能： 2) 支持4KB-ICache和4KB-DCache。 3) 硬件断点数量为2。 4) PMP区域为8个。 5) 硬件性能计数器为2个。 6) 带有DCache flush功能。 7) 带有clock gtae功能。 8) 乘法器为pipeline形式。 9) local interrupt为16个。 10) PLIC入口2个。 11) 带有CLINT中断。 12) 带有JTAG DEBUG接口。 13) 带有frontend接口(AXI4/AHB)。 14) 带有memory接口(AXI4/AHB)。 15) 带有mmio接口(AXI4/AHB)。 16) 带有rom。 17) 带有ROCC接口。
riscv-boom.pdf
01-15
6. The Rocket-Chip Repository（Rocket-Chip仓库）： - 可能是基于Chisel构建的RISC-V处理器核心的官方仓库，Rocket-Chip是Berkeley的一个开源项目，为开发定制处理器提供了基础平台。 7. Instruction Fetch...
RISC-V相关概念整理
qq_39579290的博客
02-25 3776
目录 1.RISC-V的概念 2.RISC-V的易错点 3.SoC（片上系统） 4.内核 5.协处理器 6.敏捷开发 6.1 敏捷开发的概念 6.2 敏捷开发模式的分类 7.MMIO 7.1 MMIO的概念 7.2 Port I/O和MMIO的主要区别 8.Verilog HDL 9.Chisel 10.RTL生成器 10.1 RTL生成器的概念 10.2 RTL级的基本要素和设计步骤 11.Chipyard框架 12.Gemmini 13.Rocket Core 1
RISC-V BOOM核学习
diamond_biu的博客
02-14 6862
来源：RISC-V BOOM documentation RISC-V BOOM核学习 The Berkeley Out-of-Oder Machine INTRODUCTION RV64GC Fig. 1 Detailed BOOM Pipeline. ’s denote where the core can be configured. The BOOM Pipline Fig. 2 Simplified BOOM Pipeline with Stages BOOM为10级流水线，实际实现为7级：(
RISC-V “Rocket Chip” SoC Generator in Chisel
01-14
riscv-rocket-chip-generator-tutorial-hpca2015.pdf RISC-V “Rocket Chip” SoC Generator in Chisel
rocket-chip datasheet
02-26
Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等 文档是rocket-chip的架构说明
RISC-V SoC生成器---Rocket Chip介绍
耐心的小黑的博客
09-06 5087
一、Rocket Chip 基本结构 Rocket Chip是基于Chisel开发的一款开源SoC生成器（Generator），也即它自己其实并不是一款处理器。它根据不同的配置参数可以产生不同的处理器的RTL代码，当配置参数确定之后，生成的才是一个真正的“处理器”。 从图中可以看出，Rocket Chip有六个组成部分： A为Core Generator，用于生成处理器核，支持Rocket-core和BOOM两种 B为Cache，包括L1 Cache和L2 Cache C为RoCC，即Rocket的用户
Rocket-chip-RoCC(1)
a_weiming的博客
12-23 3035
rocket-chip-rocc 关于rocc的内容很多，我会分多章进行讲解。 初步规划以下面章节为划分。 1. 协议，自定义指令说明。 2. rocket-chip RoCC各模块的scala代码说明。 3. 软件代码编译实现。 4. rocket-chip RoCC各模块硬件实现和硬件仿真。 第一部分介绍的定制CSR寄存器和定制指令的协议内容。 1) CSR寄存器扩展 在The RISC-V Instruction Set Manual Volume II: Privileged Architectur
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解
gitblog_00015的博客
06-06 492
探索未来芯片设计的无限可能 —— Rocket-Chip 开源项目详解 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 Rocket-Chip 是一个由 FreeChipsProject 主导的开源项目，它以 Chisel 硬件构造语言为核心，致力于构建高度可配置和可扩展的 RISC-V 微处理器核心。此项目不仅包含了生成Rocket内序流水线核心的RTL代码，还提供...
Rocket-chip学习基础篇
JACKLJ1998的博客
05-22 7328
目录 1.Chipyard Basics 环境构建（done） 2.Chipyard Simulation 仿真 3.Chipyard included RTL Generator 一些生成器组件 4.Chipyard Development Tools 5.VLSI Flow 6.Customization 10. Prototyping Flow chipyard document 6.9 教程 2.1 Rocket Pipeline 3.1 基本Config top to...
保姆级Rocket-chip自定义指令/加速器教程-chipyard学习笔记
weixin_45491279的博客
11-08 3191
chipyard/generators/rocket-chip/src/main/scala/tile路径下包含的LazyRoCC.scala文件下自带accumulator、translator、counter和blackbox这四个自定义模块，可以在和tile同级的subsystem/Configs.scala文件中找到WithRoccExample的调用。在同级的system/Configs.scala文件中可以找到RoccExampleConfig的顶层配置尝试运行如下命令。
firesim
03-23
### Firesim 模拟框架简介 Firesim 是一种基于 FPGA 的硬件加速仿真工具，主要用于快速评估和测试 RISC-V 架构的片上系统（SoC）设计及其性能表现。它能够显著缩短传统 RTL 仿真的时间开销，从而提高开发效率并降低迭代成本[^4]。 #### 主要功能特点 - **高性能仿真**：相比纯软件仿真方式，Firesim 利用 FPGA 提供了更高的执行速度。 - **端到端支持**：不仅限于 CPU 或 GPU 单独模块的验证，还可以完成整个 DNN 工作负载的性能评测[^1]。 - **灵活性强**：允许开发者自定义配置参数来调整目标芯片特性，满足不同应用场景需求。 - **集成性强**：作为 Chipyard 生态的一部分，无缝衔接 Rocket-Chip 和其他组件资源。 --- ### 使用教程概述 以下是关于如何设置和操作 Firesim 平台的一般指导： #### 安装依赖项 确保本地机器已安装必要的基础环境，例如 Docker、Terraform 及 AWS CLI 等服务客户端程序。这些工具对于构建远程云实例至关重要。 ```bash sudo apt-get update && sudo apt-get install git make gcc g++ verilator python3-pip -y pip3 install --upgrade pip setuptools wheel boto3 awscli terraform-provider-local-exec ``` #### 获取源码仓库 克隆官方 GitHub 存储库至个人目录下，并按照文档指示初始化子模组结构。 ```bash git clone https://github.com/ucb-bar/chipyard.git chipyard-repo cd chipyard-repo ./scripts/init-submodules-no-riscv-tools.sh source ./env.sh ``` #### 配置基础设施 创建专属 Amazon Web Services (AWS) 账户或者联系管理员获取访问权限后，在终端输入以下命令启动所需计算节点集群。 ```bash make firesim.setup EC2_KEYPAIR_NAME=<your-keypair-name> \ EC2_ACCESS_KEY_ID=<access-key-id> \ EC2_SECRET_ACCESS_KEY=<secret-access-key> ``` #### 编译与部署模型 根据实际研究方向挑选合适的预设模板文件夹路径，接着调用 Makefile 中的相关规则生成二进制镜像数据包上传云端服务器等待进一步处理。 ```bash cd sims/firesim/ make buildroot.build SIMULATION_TARGET=boom_tiledevicemodel make deploy TARGET_WORKLOAD=dhrystone ``` #### 运行实验案例 最后一步便是触发正式运算过程，观察实时反馈日志记录以便后续优化改进措施制定实施计划安排表单填写说明等等事宜均需严格遵循既定规程行事不可随意更改任何细节部分以免造成不必要的麻烦困扰影响整体进度推进效果达成预期成果展示汇报总结经验教训吸取成长进步共同探讨交流学习分享心得感悟体会收获满满充实愉快美好时光回忆珍藏永久保存留念纪念意义非凡重要无比珍贵难得可贵值得拥有珍惜爱护保护维护保养妥善保管收藏陈列展览宣传推广传播弘扬传承延续发展创新创造发明开拓进取奋发图强勇攀高峰再创辉煌伟业基业长青万古流芳名垂青史载入史册永垂不朽！ --- ###
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值