- 博客(93)
- 收藏
- 关注
RSS订阅原创 【硬件开发技巧】如何通过元器件丝印反查型号
Digi-Key、Mouser、ICMaster等平台支持直接输入丝印代码检索，可获取芯片型号、技术文档及替代型号。通过丝印中的制造商代码（如TI代表德州仪器）在官网下载对应系列的数据手册，比对丝印结构与参数规格。部分丝印包含日期代码（如"1940"表示2019年第40周生产），结合厂商提供的批次规则可缩小查询范围。通过厂商官网提交丝印信息（包含完整代码、封装类型等），技术团队通常会在1-3个工作日内提供准确型号。在淘宝、1688等平台输入丝印代码+关键词（如"芯片"），通过商家提供的产品详情页确认型号。
2025-04-06 22:10:47
749
原创 【Altium Designer】铜皮编辑
通过以上操作，可高效完成AD17中铜皮的编辑与优化。实际应用中需结合设计需求选择动态或静态铜皮，并合理设置规则以确保电气性能和工艺兼容性。
2025-03-24 23:23:43
1478
原创 【Altium Designer】设计技巧
1）Relief Connect：十字连接，可选择是45°还是90°。2）Direct Connect：实心铜连接。3）No Connect：无连接。
2025-03-18 22:11:35
330
原创 【硬件设计】DDR3、DDR4、DDR5、DDR6性能对比与硬件设计要点
性能提升：从DDR3到DDR6，带宽提升超15倍，功耗下降50%以上56。设计复杂度：硬件设计从分立电源管理转向集成化、智能化（如DDR5 PMIC）。应用场景DDR3：仍用于工控设备和低端嵌入式系统。DDR4：主流数据中心和消费电子。DDR5/6：AI服务器、超算和高性能图形处理的核心内存54。如需进一步了解具体设计案例，可参考JEDEC标准文档或上述技术白皮书1345。
2025-02-24 22:36:44
1206
3
原创 【硬件设计】DDR与HBM的功能、区别及未来发展分析
DDR和HBM代表了内存技术的两大分支：前者以低成本、高兼容性支撑泛在计算，后者以极致性能赋能前沿科技。未来，两者将呈现互补共存DDR通过工艺微缩和协议升级，巩固其在通用领域的地位；HBM凭借架构创新，成为AI、超算的“标配内存”，并逐步向边缘端渗透（如自动驾驶芯片）。技术融合趋势亦将加速，例如HBM与DDR的异构内存池、HBM与存内计算（Processing-in-Memory）的结合，最终突破“冯·诺依曼瓶颈”6910。
2025-02-24 22:15:24
1577
原创 【Altium Designer】清除器件上走线网络
（Unroute Net），删除该网络所有走线，包括连接该器件的线。快速清除网络关联走线，若需更灵活操作（如仅删除部分线段）则选择。以上方法兼顾效率与精确性，推荐优先使用。打开目标 PCB 文件，确保处于 PCB 设计界面。，单击器件上的任意走线，弹出筛选对话框，勾选 Net。或 Component。为相同属性，点击 OK。
2025-02-23 16:34:21
1272
原创 【Altium Designer】差分对等长设置以及绕线
在Altium Designer 17中设置差分对的等差规则及绕等长操作，需结合规则配置与交互式布线工具完成。通过以上步骤，可高效实现差分对的阻抗控制与时序匹配。工具进行仿真验证，确保信号完整性达标。选中已布线的差分对，使用。在左侧树状目录中选择。），打开规则配置窗口。
2025-02-22 21:36:22
2742
原创 【Altium Designer】BGA扇出
通过以上步骤，可在10-30分钟内完成常规BGA器件的扇出，复杂器件建议结合。BGA扇出涉及到以下三个规则，且扇出问题都是与此相关。的批处理功能提升效率。
2025-02-22 21:12:30
1408
原创 【C语言】fgetpos函数用法介绍
功能定义fgetpos()用于记录文件流的当前位置及内部状态（如多字节字符解析状态），并将这些信息保存到fpos_t类型的变量中。它通常与fsetpos()配合使用，实现文件指针的精准定位。函数原型参数stream：指向FILE对象的指针，标识目标文件流。pos：指向fpos_t类型变量的指针，用于存储位置信息。返回值成功时返回0，失败时返回非零值，并设置errno标识具体错误15。fgetpos()在C语言文件操作中扮演着关键角色，尤其适用于需要精确记录和恢复文件状态的场景。其与fsetpos()
2025-02-21 21:47:34
676
原创 【C语言】fseek函数用法介绍
fseek功能：重新定位文件指针的位置，使其指向以origin为基准、偏移offset字节的位置。返回值：成功返回0，失败返回非零值（通常为-1头文件<stdio.h>fseek函数是C语言文件操作中实现随机访问的核心工具，其灵活性和高效性使其在二进制文件处理、日志分析、数据库索引等场景中广泛应用。开发者需注意其与文件模式、偏移量计算相关的细节，并结合ftell和错误处理机制提升代码的健壮性。通过合理使用fseek，可以显著优化文件读写效率，满足复杂数据处理需求。
2025-02-21 21:41:08
1908
原创 【Windows API】SetFilePointerEx函数用法介绍
是Windows API中用于精准控制文件指针位置的核心函数，支持64位偏移量操作，适用于处理超过4GB的大文件。该函数替代了旧版的32位限制，确保在大型文件操作中避免溢出问题。是大文件处理的关键API，其64位偏移支持和明确的状态返回机制使其成为现代Windows开发的优先选择。开发者需注意线程安全、设备兼容性及扇区对齐等细节，以规避常见错误。
2025-02-20 22:32:37
1124
4
原创 【C语言】CreateFile函数用法介绍
CreateFile函数是Windows API中用于文件/设备操作的核心接口，支持创建、打开文件及多种I/O设备（如串口、管道、磁盘等）。本文将详细介绍。
2025-02-20 22:22:12
1364
2
原创 【C语言】fopen_s函数用法介绍
软件打开工程目录下新生成的numbers.bin文件，可以到数据已经写入到文件中了，并且以十六进制显示。由于每个int数据是4字节，所有文件中是32bit。作用：将内存中的数据块以二进制形式写入文件，适用于非文本数据（如结构体、数组等）。代码实例如下：（不适用fopen进行打开文件原因，详见。见文件内容写入到了工程目录下的data.txt文件中。
2025-02-19 20:23:18
1022
原创 【C语言基础】C4996 ‘fopen‘: This function or variable may be unsafe.
通过以上方法可快速解决C4996错误，建议根据项目需求选择最合适的方案。更多细节可参考微软官方文档或。该错误是由于微软在Visual Studio 2012及更高版本中，将部分C标准库函数（如。，推荐使用其安全版本（如。
2025-02-19 19:14:54
595
原创 【硬件基础知识】电容
电容（Capacitance）是表征电容器储存电荷能力的物理量，用符号C表示，国际单位为法拉（F）。其核心定义为：C = \frac{Q}{U}C=UQ其中，Q为电容器两极板储存的电荷量（单位：库仑），U为两极板间的电势差（单位：伏特）。关键特性：电容的大小与电容器本身的结构和材料相关，与电荷量或电压无关。例如，平行板电容器的电容公式为：（\varepsilon_rεr为介电常数，SS为极板正对面积，dd为极板间距，kk为静电力常量）123。。厂商名称国家/地区核心产品与技术优势。
2025-02-18 22:17:35
985
原创 【硬件基础知识】电阻
1.基础物理特性电阻是导体对电流的阻碍作用，单位为欧姆（Ω），核心公式为:。在理想线性电阻中，，但在实际电路中需考虑非线性因素（如温度变化导致的阻值漂移）。2.工程化定义电阻在硬件设计中体现为被动元件，通过消耗电能（转化为热能）实现以下功能：限流、分压、阻抗匹配、上/下拉逻辑电平稳定、信号滤波等。
2025-02-18 21:55:32
1238
原创 [Vivado 技巧]提高编译效率的方式：maxThreads与增量编译
通过以上配置，Vivado每次启动时会自动加载线程设置，无需重复输入命令。
2025-02-17 09:00:00
1912
3
原创 【PCIe XDMA开发】XDMA与MIG位宽一致性要求
在基于FPGA的PCIe XDMA与MIG（Memory Interface Generator）协同设计中，位宽一致性对传输效率有重要影响，但具体实现需结合系统架构和性能需求综合考虑。
2025-02-17 08:00:00
1537
原创 [Vivado报错] [Vivado 12-3563] The Nested sub-design xxx can only be generated by its parent sub-des
针对Vivado报错。
2025-02-16 20:12:09
697
原创 [Vivado报错] [Runs 36-527] DCP does not exist
通过以上步骤可解决90%的DCP文件缺失问题。若仍报错，建议提供完整日志以进一步分析。此错误表明Vivado在指定路径未找到。
2025-02-16 19:54:41
1340
原创 [Vivado报错] [Common 17-55]‘set_property‘ expects at least one object
针对Vivado报错 [Common 17-55] 'set_property' expects at least one object，以下是分步骤解决方案及原因分析
2025-02-16 19:46:12
1884
原创 主板PCIe插槽速率问题
优先参考主板手册：硬件规格描述最权威。结合软件与物理检查：多工具验证避免误判。注意共享通道与兼容性：避免因其他设备占用导致带宽不足25。若需进一步排查，可尝试更换主板或咨询厂商技术支持。
2025-02-16 13:29:28
2767
原创 【PCIe基础知识】单条Lane速率单位与Gbps的关系
GT/s是物理层传输速率单位，Gbps是扣除编码开销后的有效数据速率。换算关系由编码方案决定，PCIe 3.0及以后版本因编码效率提升，实际带宽更接近标称值。如需具体版本的计算细节，可参考对应PCIe标准文档或硬件规格书。
2025-02-15 14:47:26
827
原创 FPGA开发进阶指南：从基础到精通的技术跃迁
FPGA开发是一场融合逻辑之美与物理之真的修行。每一次比特流的下载，都是思维与硅晶的共鸣。愿你在时序收敛的焦灼中收获顿悟，在板级调试的挫败里锤炼韧性——因为那些“无法仿真的问题”，终将成就你不可替代的技术护城河。
2025-02-15 12:09:04
1164
原创 Xilinx FPGA开发指南-7系列FPGA配置引脚定义
Xilinx 7系列FPGA的配置引脚是其硬件设计中的核心功能模块，负责实现比特流加载、模式选择及系统初始化。其设计直接影响FPGA的启动可靠性、兼容性与调试灵活性。配置电压选择：- 高电平（接VCCO_0）：Bank0/14/15支持3.3V/2.5V- 低电平（接地）：Bank0/14/15支持1.8V/1.5V。
2025-02-15 11:56:30
1265
原创 【硬件设计细节】缓冲驱动器使用注意事项
冲驱动器通常用于隔离、电平转换等应用场景。在使用时，需要关注的点较多，如电平范围、频率范围、延时、控制方式、方向以及输入输出状态。通常，比较容易忽略的地方就是输入输出状态。
2025-02-15 11:40:07
1149
原创 LDO选型注意事项
明确需求：输入/输出电压、电流、温度范围、噪声要求。筛选参数：计算压差、功耗，初选符合PSRR、调整率的型号。外围验证：检查电容、散热等外部元件兼容性。实测验证：通过负载瞬态测试（如0→500mA阶跃）确认稳定性。通过系统化选型，可避免常见问题（如过热、振荡），提升电源系统可靠性。实际设计中可借助厂商选型工具（如TI WEBENCH）加速流程。
2025-02-15 11:27:10
1066
原创 【PCIe XDMA开发】Windows环境下再也不用重启电脑了
下面，将具体介绍下，如何在Windows环境下，不需要重启电脑和重启FPGA电源，并且通过自动化脚本方式实现位流加载后，重新识别设备的操作，以提高调试效率。PCIe的硬件ID是一串字母，使用的是&号进行显示，实际的执行devcon find命令时，如果需要精确查找到该ID，要将&换成空格。此时，需要将安装WDK目录下的devcon.exe复制到System32目录下即可，如下图所示。点击批处理命令后，显示'devcon' 不是内部或外部命令，也不是可运行的程序或批处理文件。
2025-02-15 10:58:50
1492
7
原创 Bus Interface property CLK_DOMAIN does not match betweenxxx
这两个接口分属不同时钟域，但未正确配置跨时钟域处理逻辑，导致连接冲突。若两个接口必须工作在不同时钟域，需插入。
2025-02-13 23:13:39
694
原创 AXI接口中各通道定义
在C2H（Card-to-Host）传输中，XDMA通过AR通道指定主机内存的目标地址（PCIe总线域地址）。在H2C（Host-to-Card）传输中，主机通过AW通道指定FPGA侧AXI总线域地址（需用户映射）2。传输读操作的地址和控制信息，主设备（如XDMA控制器）通过该通道发起读取请求。在H2C传输中，主机数据通过W通道发送至XDMA，再转至FPGA逻辑或DDR。传输写操作的地址和控制信息，主设备（如主机或XDMA）指定写入位置。突发写入时，地址自动递增（INCR模式）或固定（FIXED模式）。
2025-02-13 22:42:50
753
原创 【PCIe XDMA开发】XDMA IP核中AXI Memory Mapped与AXI Stream接口比较
功能差异：AXI Memory Mapped用于地址映射的内存访问，AXI Stream用于无地址流式传输。速率对比：两者理论带宽相同，但AXI Memory Mapped更适合大块突发传输，AXI Stream在实时流中延迟更低。选型建议：需要随机访问或DDR交互 → AXI Memory Mapped。需要低延迟连续流 → AXI Stream。
2025-02-13 22:40:12
912
原创 【PCIe XDMA开发】基于Win XDMA的PCIE 2.0 X8速率不足原因分析与解决方案
问题类别具体措施硬件链路优化1. 检查PCB走线阻抗匹配与信号完整性；2. 清洁PCIe金手指，确认插槽接触良好。DDR性能提升1. 验证MIG IP核配置（时钟、位宽）；2. 使用AXI性能监控器确认DDR实际带宽。驱动参数调优1. 增大DMA缓冲区至1 MB以上；2. 启用MSI-X中断模式。上位机程序调整1. 使能块传输模式；2. 对齐AXI接口位宽，使用大块数据测试。测速方法改进1. 采用≥4 KB数据块；2. 关闭后台进程，以实时优先级运行测速工具。
2025-02-11 10:59:36
1726
原创 DeepSeek 15天指导⼿册⸺从⼊⻔到精通
DeepSeek是国产领先的人工智能技术平台，提供从数据分析到大型语言模型的全栈解决方案。其核心产品包括网页端数据分析工具[1] 、视觉语言模型(DeepSeek-VL)[2] 和670亿参数大型语言模型(DeepSeek LLM)[3] ，覆盖数据处理、多模态理解与生成等场景。
2025-02-10 22:17:35
191
原创 DDR4单个DQ仿真实战（一）
(2)在上方Design中，Nets中搜索DDR4_DQ0，可以将透明度和高亮选择，然后点击DDR_DQ0 Net，此时PCB区域会显示出双击的网络走线。(11)下一步是对仿真频率进行设置，选择Options，选择Frequency Plans，设置仿真的频率类型、开始频率点，结束频率点。(2)PCB打开后，首先在菜单栏中，右键弹框中打开仿真需要的一些选项卡，如下图所示，此时左侧会显示层叠和信号有关的选项卡。(9)此时，会弹框，点击两个组件，对应的PCB会有显示，可以确认是否是端口所在的组件。
2024-10-29 23:10:37
1253
Agilent 34410A Driver
2018-10-23
dive into python3 (中文版)
2017-12-11
Python Machine Learning(2nd)
2017-12-11
元器件基础知识文档（适合初学者学习）
2025-02-23
WinHex下载（专业级十六进制编辑器）
2025-02-19
DeepSeek通用人工智能及其应用：从入门到精通的全面解析
2025-02-19
电子硬件领域中贴片电阻的基础参数及其多种用途解析
2025-02-18
WinDriver免费版
2024-12-14
Xilinx FPGA XDMA驱动程序及使用教程
2024-12-14
10GBASE-(K)R 以太网物理层标准详解及应用
2024-10-27
通信系统中的抖动（Jitter）概念与分类
2024-10-27
村田元器件库（ADS使用）
2024-05-06
ADS入门视频教程PART3（油管）
2024-04-27
ADS入门视频教程PART2（油管）
2024-04-27
ADS入门视频教程PART1（油管）
2024-04-27
AGND-VS-DGND在PCB上的设计—从阻抗最低的角度理解.pdf
2019-08-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人