SkyrocketMan的博客

原创 HDL Bits在线学习Verilog（一）：Karnaugh Map to Circuit

Exams/ece241 2013 q2：Minimum SOP and POS 题目链接为： Exams/ece241 2013 q2 问题描述 具有四个输入 (a,b,c,d) 的单输出数字系统在输入出现2、7 或 15 时产生逻辑 1，当输入出现 0、1、4、5、6、9、10、13或14 时产生逻辑 0。数字 3、8、11 和 12 的输入条件从未出现在此系统中。例如，7 对应于分别设置a,b,c,d为0、1、1、1。确定最小SOP形式的输出out_sop，以及最小POS形式的输出out_..