【数字IC刷题】华为海思数字IC笔试题（9）详细解析版

文章目录

• 单选题
• • 1、一个4位的D/A转换器，它满刻度输出电压为20V，当输入数字量为1101时，输出电压为？
  • 2、图中，从DC和PT角度出发，共有多少条reg到reg的path？
  • 3、异步复位同步撤离电路的作用是为了滤除复位毛刺？
  • 4、如下Verilog代码，仿真打印结果是？
  • 5、I2C总线接口在快速模式下数据位传输速率可达？
  • 6、数字芯片开发过程中经常会使用Verilog的task和function做仿真使用，两者的区别如下说法不正确的是？
  • 7、时序收敛的PLL 3分频器的输入时钟与分频后的输出时钟的关系为异步时钟？
  • 8、下述代码执行完成后a的值是？
  • 9、以下代码最终实现的约束效果是？
  • 10、以下不属于异步电路引入的问题是？
  • 11、assign语句中赋值的变量可以定义为reg或者wire
  • 12、SPI协议通过哪一种方式实现多从机功能？
  • 13、下列可以用于获取-100~100随机数的函数有？
  • 14、在DC优化timing的时候，工具采用下面哪个命令可以通过移动寄存器来达到调整时序优化的目的？
  • 15、数字电路中用补码来表示负数，补码可以直接参与“加减”运算，但不能直接参与“乘法”运算？
  • 16、下面哪一个不是Memory的低功耗设计中使用的措施？
  • 17、SystemVerilog中，不属于动态数组内建函数的是？
  • 18、for循环块，循环次数可以为变量（要求可综合）
  • 19、哪些技巧是偏向于优化面积的?
  • 20、以下关于仲裁功能说法错误的是:
  • 21、Y=AB' + A'B是表示的是一个（）门逻辑？
  • 22、漏电流(Leakage Current)与逻辑电路设计的工作频率无关。
  • 23、于SI（信号完整性）/PI（电源完整性）基本概念，下面说法错误的是？
  • 24、如下程序，问regB是多少？
  • 25、减少片外DRAM的访问，而代之以片内SRAM访问，这样可以降低访问功耗；降低片外DRAM，同时加大片内SRAM能节省成本？
  • 26、两个相差1拍的高电平信号跨时钟域(打2拍或者3拍)之后的相位关系还是差1拍吗？
  • 27、根据CELL阈值电压不同可以分为LVT (Low V threshold) ,RVT (Regular V threshold) ,HVT (High V threshold)等类型，根据阈值电压大小排序正确的是？
  • 28、在同步电路设计中，逻辑电路的时序模型如下:假设Tco为触发器的时钟端到数据输出端的延时，T2为连线延时，T3为组合逻辑延时，Tsetup为下一级寄存器建立时间;假设时钟clk的周期为Tcycle (时钟网络无延迟) ; data arrival time的是？
  • 29、下面的选项中关于宏定义的说法不正确的是
  • 30、有关异步FIFO,以下说法正确的是？
• 多选题
• • 31、下面代码中，哪个代码风格DC可以自动插入Clock Gating?
  • 32、多bit信号跨时钟域同步常用的方式有？
  • 33、报文处理设计规格:支持的报文长度为36-256字节，其余长度的报文直接丢弃;接收的报文长度小于64字节时填充PAD (任意数据)使报文长度达到64字节，然后再转发;下面描述错误的是？
  • 34、下面的跳转语句哪些是SV语言支持的？
  • 35、当模块的代码覆盖率达到100%时，下列说法错误的是？
  • 36、initial和always的区别是
  • 37、目前，存储器层次结构中主要使用的存储器技术有哪些?
  • 38、下列哪项属于动态功耗的是()
  • 39、存储器层次结构的理论基础局部性原理主要是指?
  • 40、在SV基本数据类型中，四态数据类型（0、1、X、Z）包括（）？