文章目录
- 单选题
-
- 1、在Verilog中，if语句和case语句可以相互嵌套使用？
- 2、有符号数右移需要使用哪种操作符？
- 3、关于SystemVerilog说法错误的是？
- 4、下面这段代码，vld为0，data_i在翻转时，乘法器不产生动态功耗：
- 5、下列说法正确的是？
- 6、以下说法错误的是？
- 7、对110个符号进行编码，需要几位二进制数码？
- 8、验证环境中提到的计分板（Scoreboard）是用来模拟DUT功能的组件？
- 9、有关功耗，以下说法不正确的是（）？
- 10、工艺越先进，静态功耗占比越低？
- 11、根据CELL阈值电压不同可以分为LVT（Low V Threshold）、RVT（Regular V Threshold）、HVT（High V Threshold）等类型，根据阈值电压大小排序正确的是？
- 12、将逻辑通过CLK Gate方式引入CLK路径中，可以减少D端逻辑的路径延时？
- 13、SystemVerilog 多态的实现方法包括覆盖和重载。
- 14、总线QoS（Quality of Service）主要是为了提升系统的哪个特性？
- 15、下列不属于常用状态机编码的是？
- 16、模块只收敛到0.75V，提压到0.85V可以正常工作？
- 17、MIPS CPU处理器速度的一种衡量指标是？
- 20、描述时序逻辑时，只有if条件分值没有else分值有助于综合（Design Compiler，DC）自动插入ICG，降低寄存器？
- 21、CLKA时钟域的10ns跨度的信号，同步到CLKB（时钟频率100MHz）的时钟域，直接打两拍可能会采不到？
- 22、下面Verilog语句中的变量b需要定义为wire类型：assign a=b;
- 23、reg[255:0] mem [31:0];该声明定义了一个位宽为___Bits，深度为__的Memory？
- 24、Verilog中属于4态的数据类型有？
- 25、在DC综合的时候，我们需要提前考虑DFT的操作，需要工具把不带SI和SE的寄存器替换成带SI和SE的寄存器，请问这个操作使用哪个命令实现？
- 26、下列属于阻塞性赋值的是？
- 27、在RTL代码的综合中，如果需要调用DC中自带的IP，例如加法器、乘法器、比较器等，必须调用下面的哪个库？
- 28、下面哪个不是同步复位的优点？
- 29、如下Verilog代码，仿真打印结果是？
- 30、link library是针对综合哪一步设置的？
- 多选题
单选题
1、在Verilog中，if语句和case语句可以相互嵌套使用？
【A】错误
【B】正确
解析：略
参考答案：B
2、有符号数右移需要使用哪种操作符？
【A】>>>
【B】>>
【C】<
【D】<<
解析：需要注意“>>”表示逻辑右移，左侧只会填充0；“>>>”是算术右移，左侧填充符号位！更多可参考：https://blog.csdn.net/Reborn_Lee/article/details/89813616
参考答案：A
3、关于SystemVerilog说法错误的是？
【A】module和program中都可以使用always语句
【B】class中的变量和程序默认是automatic&#
订阅专栏 解锁全文
扫一扫
2078
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
