关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
JuJuc09
2022-04-01 09:38
采纳率: 0%
浏览 18
首页
硬件开发
请教一下,教材中高位交叉编址连续读取n个字所需要的时间为nT,并没有体现并行,这是为什么?
硬件工程
如题所示
这是《计算机组成原理》唐朔飞 书中计算带宽的一道例题——
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
结题
收藏
举报
1
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
qllaoda
2022-04-01 16:42
关注
两个体以上才存在并行工作,从单一个体里读,没法并行。
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(0条)
向“C知道”追问
报告相同问题?
提交
关注问题
高位
交叉
和低位
交叉
_挑战408——组成原理(13)——
并行
存储器
2020-12-23 15:35
逸格草草的博客
在介绍
并行
存储器之前,先来介绍一个概念: 存储器的带宽:表示单位
时间
内存储器存取的信息量,可用
字
/秒或者位/秒表示。是衡量数据传输率的重要技术指标。存储器的带宽是决定了以存储器为
中
心的机器获得信息的速度...
挑战408——组成原理(13)——
并行
存储器
2018-10-30 11:53
gzhosp_redAnt的博客
**存储器的带宽:表示单位
时间
内存储器存取的信息量,可用
字
/秒或者位/秒表示。是衡量数据传输率的重要技术指标。**存储器的带宽是决定了以存储器为
中
心的机器获得信息的速度。可以通过下面的几种方式提...
并行
存储器
2022-11-13 20:27
J_Hom832的博客
前者为空间
并行
,后者为
时间
并行
。由于我们的访存方式是一次性访问多个不同的存储体,比如这个是4体,一次性同时访问4个不同的体,那么就分别是 0,1,2,3,及其对应的其他存储单元。因此,CPU给出一次存储访问总是对...
【计算机组成原理】| 第四章 存储器 |
并行
存储器
2020-11-07 20:43
SEAN JIN的博客
所在体数 = 序列号mod体数,比如3%4 = 3,9%4 = 1 两种
并行
存储器的访问
时间
设存储器的模块数为n,存取周期为T,总线传输周期为i,当采用流水线方式存取的时候,: 若采用
高位
交叉
编址
,那么
连续
读取
n个
字
节所需的...
一篇文章彻底搞懂
交叉
访问存储器
2024-06-12 18:37
闪存777的博客
交叉
访问存储器采用的是
并行
结构技术,
交叉
访问存储器
中
有多个容量相同的存储模块(也叫做存储体),而各个存储模块具有独立的地址寄存器(MAR)、读写电路和数据寄存器(MDR),这就是多体系统。各个存储体既能
并行
...
计算机组成原理(1)----存储器相关
2024-02-15 13:51
dulu~dulu的博客
存储器相关 一.主存储器 1.基本半导体元件及原理 2.寻址 二.RAM芯片 1.栅极电容与双稳态触发器的区别 ...2.DRAM刷新
需要
注意 ...四....(1)多体
并行
存储器 ...•
高位
交叉
编址
•低位
交叉
编址
(2)单体多
字
存储体
组成原理考研笔记
2022-01-29 22:37
鹏湘伦的博客
微指令编码方式: 直接编码/直接控制方式:无需译码,微指令的微命令
字
段
中
每一位都代表一个微命令,即有N条微命令,微命令
字
段就有N位,该微指令
中
需要
执行哪条微命令,其对应位为1;
字
段直接编码方式:将微命令...
以下对linux
中
线程描述错误的是,2008年9月全国计算机等级三级PC技术真题
2021-05-13 23:44
生活分享家小瑞的博客
下列关于计算机性能的叙述
中
,错误的是A)CPU的工作频率越高, 处理速度就越快 B)总线的传输速率与总线的时钟频率及总线的宽度有关C)主存的存储周期越长,存取速度就越快 D)通常,Cache容量越长,访问Cache的命
中
率就...
408 计算机组成原理 知识点总结
2021-07-06 14:10
catuMulogo的博客
我在准备21年408考研的过程
中
,根据王道考研书的内容、linjiafengyang的总结和其它相关资料,将计算机组成原理的知识点总结如下。大家复制后可以根据自身需求增删知识点、打印成册以方便学习。其
中
一些公式和特殊...
讲座资料(2021年-2022年收藏的操作系统笔试题及答案.docx
2021-10-02 19:03
随着系统
中
用户的增加,每个用户所分配到的
时间
片会减少,这将导致响应
时间
(即从用户发起请求到得到响应所需的
时间
)变长。
这是
因为每个用户必须等待更长的
时间
才能再次获得处理器资源。因此,在分时系统
中
,
时间
片...
第三章-存储系统
2022-09-25 22:35
kokotao的博客
DRAM动态存储刷新刷新周期:一般为2ms(一般默认)2 每次刷新多少存储单元?以行为单位,每次刷新一行存储单元为什么采用行列地址?采用二维排列减轻选通线压力3 如何刷新?有硬件支持,读出一行的信息后重新写入,...
计算机组成原理---第四章 存储器(
中
)
2020-01-22 15:31
许菠萝的博客
行列选择线
交叉
处有MOS管为 “1” 行列选择线
交叉
处无MOS管为“0” MOS 管不可进行改变,只读 2.PROM 通过熔丝实现了一种一次性编程 熔丝断开为“0” 熔丝未断为“1” 是一种破坏性的编程,只读 3.EPROM 4.2.5 ...
【八股文】嵌入式软件工程师-2025校招必备-详细整理
2023-10-21 20:32
嵌入式求职之路的博客
例如: (d2)如果用const修饰普通的返回值,如返回i
nt
变量,由于这个返回值是一个临时变量,在函数调用结束后这个临时变量的生命周期也就结束了,因此把这些返回值修饰为const是
没有
意义的。 1.1.4 typedef和 define...
【王道】计算机组成原理第三章存储系统(三)
2022-07-31 10:00
生命是有光的的博客
例如图
中
CPU给MAR送来的地址是3个0,对应十进制的0,所以译码器会把第0根
字
选线给一个高电平的输出,这样第一个存储
字
所对应的存储元都会被选通,每个地址会对应译码器的一条输出线,总共有23=8个地址,因此译码器...
计算机组成原理——第三章存储器(主存储器与CPU连接、提高访存速度)
2023-10-26 09:04
复读的我的博客
存取周期为T,总线传输周期为t 对于低位
交叉
存储器所需总
时间
Tz Tz=T+(n-1)t 对于
高位
交叉
编制 Tz=
nT
多模块存储器不仅要与CPU交换信息,还要与辅存、I/O设备,I/O处理机交换信息 存储器控制部件(存控):决定与...
(王道计算机组成原理)第三章存储系统-第三节2:双端口RAM和多模块存储器
2021-08-24 15:14
快乐江湖的博客
对于之前我们讲到过DRAM芯片,其恢复
时间
是比较长的,有可能会到达存取周期的几倍。 现代计算机的CPU通常都是多核的,那么如果此时多核CPU都要访问主存,是不是必须要等待芯片恢复后才能
读取
呢,如果主存恢复
时间
太...
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告
问题事件
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
修改了问题
4月2日
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
创建了问题
4月1日